

граммного обеспечения. Это значительно затрудняет анализ и увеличивает затраты на доказательство безопасности.

Для анализа на безопасность микропроцессорных систем управления в испытательной лаборатории «Безопасность и ЭМС технических средств» разработан программный комплекс КИИБ, позволяющий имитировать отказы в структуре микроконтроллеров с высокой достоверностью. КИИБ условно можно разбить на две составляющие: модуль автоматического тестирования и эмуляторы микроконтроллеров, выполненные в виде библиотек DLL. Такая структура делает возможным повторное использование модуля автоматического тестирования для исследования различных систем.

Практический опыт использования комплекса КИИБ показал, что системы, поступающие на анализ, имеют различную элементную базу, что не позволяет использовать уже имеющиеся эмуляторы микроконтроллеров без внесения в них изменений. Это связано с большим разнообразием элементной базы, ее постоянным совершенствованием, а также со стремлением разработчиков оптимизировать применяемые технические средства под конкретные задачи. Такая ситуация привела к тому, что для каждой анализируемой системы приходится разрабатывать новый эмулятор, а также проводить весь комплекс работ, связанный с подтверждением адекватности модели и ее функциональным тестированием, что увеличивает временные затраты на проведение анализа и требует привлечения на этой стадии высококвалифицированных специалистов.

Решить данную проблему можно использованием универсальной модели, которая могла бы динамически конфигурироваться в зависимости от выбранного типа микроконтроллера. Исследования, выполненные в испытательной лаборатории показали, что создать полностью универсальную модель затруднительно. Кроме того, появление на рынке новых моделей микроконтроллеров с новыми возможностями все равно приведет к необходимости модернизации модели. Поэтому было принято решение создать универсальные модели для определенных классов микроконтроллеров, имеющих одинаковую систему команд, структуру, принцип функционирования и отличающиеся только набором внутренних ресурсов.

Была реализована модель микроконтроллера для серий PIC12, PIC16. Для конфигурирования микроконтроллера используются текстовые файлы, содержащие описание структуры микроконтроллера и используемые ресурсы. Файл содержит несколько секций, которые описывают количества и назначение выводов, объем памяти, наименование и адреса регистров и управляющих битов, наличие ресурсов (таймеров, АЦП и т.п.)

В настоящее время выполняется тестирование функционирования модели в различных конфигурациях. Однако уже сейчас можно сделать вывод о перспективности такого подхода, так как затраты на разработку универсальной модели не на много превысили затраты на разработку одного специализированного эмулятора. В перспективе разработка универсальных моделей для других типов микроконтроллеров.

УДК 621.382

## **ИМИТАЦИЯ ОТКАЗОВ ПОЛУПРОВОДНИКОВЫХ ЭЛЕМЕНТОВ ИЗМЕНЕНИЕМ ПАРАМЕТРОВ PSPICE-МОДЕЛЕЙ**

*С. Н. ХАРЛАП, А. А. КОРОЛЕВ, И. Л. ЗЕНЬКО*

*Белорусский государственный университет транспорта, г. Гомель*

Применяемые в системах управления движением поездов микроэлектронные устройства в обязательном порядке проходят процедуру доказательства безопасности функционирования. Доказательство базируется на анализе последствий для системы управления различных отказов элементов устройств и сравнении их с критериями опасного отказа. Перечень возможных отказов регламентирован нормативными документами, в частности Памяткой ОСЖД Р 801/1 и EN 50129.

На практике при анализе часто ограничиваются только анализом отказов вида «обрыв цепи» и «короткое замыкание выводов». Это связано с тем, что данные отказы наиболее распространены, их проявления очевидны и последствия проще анализировать. Кроме того, большое количество элементов и, как следствие, анализируемых отказов приводит к значительным временным затратам даже, если учитываются только эти виды отказов.

В последние годы в испытательной лаборатории «Безопасность и ЭМС технических средств» ведется работа над автоматизацией процесса анализа последствий отказов. Так как имитация неисправностей на реальном устройстве (например, переключками) затруднительна, основным способом анализа является компьютерное моделирование в пакете PSpice. Было разработано программное обеспечение, позволяющее в автоматическом режиме:

- загрузить PSpice-схему, созданную в пакетах PSpice или OrCAD;
- для каждого типа элементов задать перечень неисправностей вида «обрыв цепи» и «короткое замыкание выводов»;
- имитировать эти отказы внесением в схему дополнительных элементов (переключек, резисторов);
- запускать на моделирование пакет PSpice и сохранять результаты в отдельных каталогах для дальнейшего анализа.

Работа с программным обеспечением подтвердила его высокую эффективность по сравнению с ручным анализом.

Авторами выполнены исследования возможности и адекватности имитации остальных неисправностей элементов. Основным способом имитации неисправностей было выбрано редактирование параметров PSpice-моделей элементов. Это связано с тем, что формат файлов библиотек моделей PSpice является открытым, а это позволяет редактировать существующие и создавать новые модели, в том числе и динамически во время выполнения программы. Проблема усложнялась тем, что невозможно установить простую зависимость между параметрами PSpice-моделей и имитируемыми отказами. Каждый отказ приходилось имитировать изменением нескольких параметров в определенном диапазоне значений. Подобранные значения после проверки соответствия поведения исправленной модели поведению отказавшего элемента вносились в базу данных отказов.

В настоящее время в программном обеспечении расширен перечень моделируемых отказов до требований нормативных документов и выполнена апробация в испытательной лаборатории «БЭМС ТС» БелГУТа при проведении испытаний микропроцессорной системы автоблокировки АБТЦ-МШ. Апробация проводилась параллельно с ручным анализом и подтвердила пригодность к решению подобных задач, высокую достоверность и адекватность моделирования неисправностей. Использование данного программного обеспечения позволяет значительно сократить сроки и, следовательно, снизить затраты на проведение таких испытаний.

УДК 621.382

## АВТОМАТИЗИРОВАННЫЙ АНАЛИЗ РЕЗУЛЬТАТОВ МОДЕЛИРОВАНИЯ В PSpICE ЭЛЕКТРОННЫХ СХЕМ

*С. Н. ХАРЛАП, Д. В. СУЩИНСКИЙ*

*Белорусский государственный университет транспорта, г. Гомель*

Доказательство функциональной безопасности разрабатываемых микроэлектронных систем железнодорожной автоматики является обязательным этапом и должно выполняться перед вводом системы в эксплуатацию. Одной из целей доказательства является подтверждение того, что никакие отказы аппаратных средств не переведут систему в опасное состояние. Для этого формируются критерии опасного отказа, выполняется анализ последствий отказов и сравнивается поведение отказавшей системы с критериями опасного отказа. Все эти действия выполняются вручную группой высококвалифицированных экспертов и занимают значительное время.

Наиболее затратными являются анализ последствий отказов и заключение о соответствии системы требованиям. Критерии опасного отказа обычно сформулированы в технических требованиях на систему и являются исходными данными для анализа.

В испытательной лаборатории «Безопасность и ЭМС технических средств» БелГУТа разработано программное обеспечение, позволяющее автоматически имитировать отказы в электронных схемах, созданных в пакетах PSpice или OrCAD, и сохранять результаты в отдельных каталогах. Анализ результатов моделирования проводился вручную путем сравнения временных диаграмм, построенных в PSpice, с критериями опасных отказов, что занимало значительное время. Кроме того,