Показать сокращенную информацию

dc.contributor.authorСивко, Б. В.
dc.date.accessioned2019-10-19T07:43:54Z
dc.date.available2019-10-19T07:43:54Z
dc.date.issued2014
dc.identifier.otherУДК 004.312.466
dc.identifier.urihttp://elib.bsut.by:8080/xmlui/handle/123456789/1887
dc.description.abstractПредложена методика доказательства безопасности программного обеспечения микропроцессорных систем железнодорожной автоматики и телемеханики с помощью формальных методов, в которой рассматриваются валидация и верификация программного обеспечения в неразрывной связи с аппаратными средствами анализируемых систем. Она базируется на опыте доказательства безопасности железнодорожных устройств и на мировой теории и практике работы с критически важными объектами информатизации. Методика позволяет проводить анализ на функциональную, информационную и кибернетическую безопасность произвольных железнодорожных аппаратно-программных комплексов с объемом программного обеспечения до 10 KLOC.ru
dc.language.isootherru
dc.publisherБелГУТru
dc.subjectБезопасность программного обеспечения микропроцессорных системru
dc.subjectВерификация программного обеспеченияru
dc.subjectВалидация программного обеспеченияru
dc.titleМетодика доказательства безопасности программного обеспечения микропроцессрных систем железнодорожной автоматикиru
dc.typeArticleru


Файлы в этом документе

Thumbnail

Данный элемент включен в следующие коллекции

Показать сокращенную информацию