## МИНИСТЕРСТВО ОБРАЗОВАНИЯ РЕСПУБЛИКИ БЕЛАРУСЬ

УЧРЕЖДЕНИЕ ОБРАЗОВАНИЯ «БЕЛОРУССКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ ТРАНСПОРТА»

Кафедра «Электротехника»

А. В. ВОРОНИН

УДК 621.3(075.8) ББК 31.211 В75

> Рецензент – заведующий кафедрой «Электрический подвижной состав» канд. техн. наук, доц. В. С. Могила (УО «БелГУТ»)

## КОМПЬЮТЕРНОЕ МОДЕЛИРОВАНИЕ ПЕРЕХОДНЫХ ПРОЦЕССОВ В ЛИНЕЙНЫХ ЭЛЕКТРИЧЕСКИХ ЦЕПЯХ

Одобрено методической комиссией электротехнического факультета в качестве учебно-методического пособия для студентов электротехнических специальностей

## Воронин, А. В.

В75 Компьютерное моделирование переходных процессов в линейных электрических цепях : учеб.-метод. пособие / А. В. Воронин ; М-во образования Респ. Беларусь, Белорус. гос. ун-т трансп. – Гомель : БелГУТ, 2014. – 94 с. ISBN 978-985-554-310-8

Целью данного пособия является оказание помощи студентам при самостоятельной подготовке и выполнении расчетно-графических работ. Приведены основные сведения о работе с программным пакетом *LTspice*, описаны теоретические основы компьютерного моделирования переходных процессов в линейных электрических цепях и даны пошаговые инструкции для создания моделей электрических цепей, проведения вычислительного эксперимента и обработки полученных результатов.

Предназначено для студентов электротехнических специальностей, изучающих раздел «Переходные процессы в линейных электрических цепях».

УДК 621.3(075.8) ББК 31.211

ISBN 978-985-554-310-8

© Воронин А. В., 2014
 © Оформление. УО «БелГУТ», 2014

## введение

Настоящее учебно-методическое пособие предназначено для студентов электротехнических и электромеханических специальностей, изучающих вторую часть дисциплины «Теоретические основы электротехники» (раздел «Переходные процессы в линейных электрических цепях»). Целью данной работы является оказание помощи студентам при самостоятельной подготовке и выполнении расчетно-графических работ.

Формирование и решение уравнений, описывающих переходные процессы, даже для сравнительно простых цепей оказываются весьма трудоемкими. В связи с этим большое значение имеет разработка компьютерных методов решения этих задач [1].

Моделирование переходных процессов в электрических цепях является наиболее развитой областью компьютерного моделирования электрических и электронных устройств. Преимущества компьютерного моделирования по сравнению с традиционными способами анализа переходных процессов заключаются в следующем [2]:

 – снимаются проблемы, связанные с составлением и решением характеристического уравнения электрической цепи;

 практически отсутствуют проблемы, связанные с расчетом переходных процессов в цепях высокого порядка и приводящие к необходимости решения систем уравнений большой размерности при использовании классического метода расчета переходных процессов;

 нет необходимости определять зависимые начальные условия в цепи, что является одним из самых сложных этапов расчета переходного процесса классическим методом;

 возможен анализ переходных процессов при импульсных воздействиях произвольной формы.

В настоящее время доступно большое количество программных пакетов, позволяющих производить компьютерное моделирование электрических цепей. Зачастую эти программы используют различные базовые математические алгоритмы, что дает им определенные преимущества при моделировании определенного типа электронных устройств. Наибольшей популярностью пользуются программы, основанные на алгоритмах, использованных при создании симулятора аналоговых электрических цепей *SPICE* (*Simulation Program with Integrated Circuit Emphasis*) с открытым исходным кодом. Программа *SPICE* была разработана в 1970-х годах Лоуренсом Нэйджелом (*Lawrence Nagel*) в лаборатории *Electronics Research Laboratory* университета Беркли (*UC Berkeley*, Калифорния, США) [3].

Первые версии программы *SPICE* были написаны на языке программирования *FORTRAN*, а начиная с версии *SPICE 3* – на языке *C*. Последняя версия симулятора *SPICE – SPICE 3F5* [4].

Основными технологиями, используемыми в симуляторе SPICE, являются:

- модифицированный метод узловых потенциалов;

вычисления с разреженными матрицами;

- методы численного интегрирования - метод трапеций и метод Гира;

- метод Ньютона - Рафсона для расчета нелинейных цепей.

Симулятор *SPICE* позволяет моделировать линейные и нелинейные электрические цепи, включающие в себя резисторы, конденсаторы, катушки индуктивности (в том числе индуктивно-связанные), независимые источники напряжения и тока, четыре типа управляемых источников напряжения и тока, длинные линии с потерями и без потерь, ключи, однородные распределенные *RC*-линии, диоды, биполярные, полевые (англ. *JFET*), МДП-транзисторы (англ. *MOSFET*) и полевые транзисторы Шоттки (англ. *MESFET*).

Алгоритм *SPICE* де-факто стал стандартом для вновь разрабатываемых и уже эксплуатируемых в настоящее время коммерческих систем схемотехнического моделирования. К таким системам относятся, например:

- OrCAD PSpice A/D (компания «Cadence Design Systems», цена 8995 дол.);

- *MicroCap* (компания «Spectrum Software», цена 4495 дол.);

– *NI Multisim* (компания *«National Instruments Electronics Workbench Group»*, цена 2599 дол.).

Но практически те же возможности, что и коммерческие системы, предоставляет свободно распространяемый и хорошо себя зарекомендовавший [5, 6] программный пакет *LTspice* (прежнее название пакета – *SwitcherCAD*), разработанный компанией «*Linear Technology Corporation*» (разработчик и главный специалист по программе – Майк Энгельгардт (*Mike Engelhardt*)). Компания «*Linear Technology Corporation*» была основана в 1981 г. как производитель аналоговых интегральных схем и в настоящее время разрабатывает и производит широкий ассортимент высокопроизводительных аналоговых микросхем, используя *CMOS* и *BiCMOS* технологии производства. Продукция этой компании используется при производстве телекоммуникационных устройств и компьютеров, в автомобильной электронике, а также в системах автоматизации производственных процессов. Пакет *LTspice* можно бесплатно скачать с сайта компании «*Linear Technology*» (<u>http://www.linear.com/designtools/software/switchercad.jsp</u>). Текущая версия пакета – 4.20p, при этом возможно обновление через интернет.

В отличие от аналогичных программ LTspice характеризуется более высокой скоростью моделирования и малым объемом требуемого при инсталляции дискового пространства. Программа может работать под управлением следующих операционных систем: Microsoft Windows 98, Windows Me, Windows NT 4.0, Windows 2000, Windows XP, Windows Vista, Windows 7, Windows 8. Также возможна работа пакета LTspice под управлением различных версий операционной системы Linux с использованием Wine.

Программный пакет *LTspice* предназначен для проектирования аналоговых и цифровых электрических цепей и анализа их электрических параметров в различных режимах. Средства программы позволяют строить модели электрических цепей средней и большой сложности путем создания подцепей. Важным достоинством пакета является возможность пополнения библиотеки моделей электронных элементов самим пользователем как собственными моделями, так и моделями от производителей различных электронных компонентов. Например, вместе с изданием [5] поставляется *DVD*-диск с авторской библиотекой ШИМ-контроллеров. В состав пакета входят модели большинства импульсных устройств, выпускаемых компанией «*Linear Technology*». Также в пакет *LTspice* включены демонстрационные модели различных электрических цепей, предназначенные для ознакомления с возможностями программы.

Программный пакет широко используется в образовательных целях, например, в мировом лидере в области науки и техники – Массачусетском технологическом институте (*Massachusetts Institute of Technology*) при преподавании курса «*Power Electronics*» (<u>http://web.mit.edu/course/6/6.334/pspice.html</u>), курса «*Basic VLSI Design*» (<u>http://www.punyasai.com/el435/about-course.html</u>) в университете Бангкока (*Bangkok University*), курса «*Circuit Analysis*» в Университете Хьюстона (*University of Houston*) (<u>http://homepages.wmich.edu/~miller/ECE2100.html</u>), курса «*CMOS Analog Integrated Circuits and Systems*» в Калифорнийском университете в Сан-Диего (*University of California, San Diego*), курсов «Математические модели технических систем» и «Автоматизация исследований и проектирования» в Псковском государственном политехническом институте [7].

Учебно-методическое пособие включает подробное изложение основ компьютерного моделирования линейных электрических цепей и справочную информацию по программному пакету *LTspice*. На учебных примерах демонстрируются возможности пакета применительно к исследованию протекания переходных процессов в линейных электрических цепях первого и второго порядка при постоянных и синусоидальных воздействиях, а также импульсных воздействиях произвольной формы.

## 1 ОСНОВНЫЕ СВЕДЕНИЯ О РАБОТЕ С LTSPICE

## 1.1 Установка и запуск программы

После загрузки самораспаковывающегося архива *LTspiceIV.exe* необходимо его запустить на выполнение и следовать инструкциям на экране – принять лицензионное соглашение, указать папку для установки программы и нажать кнопку *Install Now*. Процесс установки программы обычно не вызывает затруднений у пользователя. После завершения установки происходит автоматический запуск установленного пакета.

Также при установке программного пакета LTspice в верхнюю часть меню *Пуск* операционной системы *Microsoft Windows* добавляется ярлык *LTspice IV* (рисунок 1.1), при щелчке по которому левой кнопкой мыши можно запустить программу.

	D	LTspice IV
	۲	Программы по умолчанию
		Центр обновления Windows
	<b>a</b>	Программы
	9	Документы
	1	Настройка
ta "	P	Найти
s Vis	2	Справка и поддержка
dow		Выполнить
Win	0	Завершение работы

Рисунок 1.1 – Запуск программы *LTspice IV* 

После запуска программы открывается главное окно (рисунок 1.2), содержащее рабочее поле, панель команд, панель инструментов и строку подсказки.

В панели команд расположены стандартные меню, набор которых может меняться в зависимости от режима работы программного пакета.

Панель инструментов частично дублирует панель команд и предназначена для ускорения доступа пользователя к часто используемым командам и настройкам программы.

На рабочем поле могут располагаться окна схемного редактора, предназначенного для сборки модели исследуемой электрической цепи, и плоттера (графопостроителя), предназна-

ченного для графического отображения результатов моделирования.

В строке подсказки, расположенной в нижней части главного окна программы, отображается текущее состояние программы и актуальные настройки симулятора. Например, на рисунке 1.2 в строке подсказки отображается надпись *Ready*, которая говорит о том, что программа загружена и ждет дальнейших действий пользователя.



Рисунок 1.2 – Главное окно программы *LTspice: I* – панель команд; 2 – панель инструментов; 3 – рабочее поле; 4 – строка подсказки

#### 1.2 Основы работы со схемным редактором

Ранние SPICE-симуляторы не имели схемного редактора, позволяющего вводить в программу описание схемы цепи графическим способом. Описание схемы электрической цепи вводилось в текстовом виде в файл с расширением *cir*. Пакет *LTspice* поддерживает такой способ ввода данных, расширяющий возможности описания схемы для опытных пользователей. Для загрузки такого файла необходимо выполнить команду *Open* из меню *File* панели команд *LTspice*.

Но программный пакет *LTspice* обеспечивает и более комфортный способ ввода схемы исследуемой электрической цепи с помощью интегрированного схемного редактора.

Для того, чтобы начать рисовать новую схему, необходимо на панели инструментов щелкнуть левой кнопкой мыши по кнопке  $\square$  или выполнить команду *New Schematic* меню *File* панели команд. *LTspice* присваивает новой схеме имя *Draft*<*nopядковый номер*>.asc.

Чтобы редактировать ранее созданную схему, необходимо на панели инструментов щелкнуть левой кнопкой мыши по кнопке *или* выполнить команду *Open* меню *File* панели команд для открытия соответствующего файла описания схемы с расширением *asc*.

После создания или открытия схемы активизируется схемный редактор (рисунок 1.3), о чем свидетельствует символ транзистора синего цвета команд. Также при этом на панели команд появляются дополнительные меню: *Edit, Hierarchy, Simulate, Window*, а также становятся активными кнопки на панели инструментов.

Для сохранения схемы в файле с расширением *asc* под текущим именем необходимо выполнить команду *Save* меню *File* панели команд или щелкнуть левой кнопкой мыши по кнопке на панели инструментов. Для со-

хранения схемы в файле с расширением *asc* под другим именем необходимо выполнить команду *Save As* меню *File* панели команд.

Рабочее поле схемного редактора окрашено в светло-серый цвет.

При необходимости с помощью комбинации клавиш Ctrl+G, или активировав пункт *Show Grid* меню *View* панели команд, можно нанести сетку на рабочее поле схемного редактора. Сочетания клавиш, используемые при работе с редактором схем, приведены в Приложении А.

ς	D		12		He	arth	y 1	()ew		muli	de :	Ico	h.	20 m	ion.	±	ip.																								+	
E	à	ż	1		Ŷ	12	ŧ.	1	щ,	9,	e,	Щ.,	售	1	E	1	61	6	ž	6	6 8	11	1	26	51	Ł	÷	ιęι	2	+	3	3	2 1	۶ą	2	0	15	0	12	ť		
17	1		•	1.11		1.1	1.17	12	11	1.1	1.1.1			1.7	1.1	1.1			۰.	1		1.1	1.		1	1.1	1	1		1.3	1.7		1		1		1.1	1.7		111	1.1.1	
	0				-25	12		-25	1.2	22	203		22	225		22		2.5			20.			26 -		20		- 33	22	22						22	22	5.2			200	
				0.00																																						

Рисунок 1.3 – Окно схемного редактора LTspice

Сборка схемы в схемном редакторе *LTspice* состоит из следующих этапов:

- размещение требуемых компонентов схемы в окне схемного редактора;
- соединение компонентов в соответствии со схемой цепи;
- указание параметров компонентов.

### Размещение компонентов.

Для облегчения освоения студентами пакета *LTspice* автором настоящего пособия была разработана свободно распространяемая библиотека *LTspice\_Rus* (<u>http://belsut.us.to/LTspice\_Rus.zip</u>), которая содержит стандартные графические символы элементов цепи – резистора, катушки индуктивности, конденсатора, источника ЭДС и источника тока (рисунок 1.4). Стрелки на символах резистора, катушки индуктивности и конденсатора указывают положительное направление тока.



Рисунок 1.4 – Графические символы элементов: *a* – стандартной библиотеки *LTspice*; *б* – библиотеки *LTspice* Rus

На символах резистора, катушки индуктивности и конденсатора изображены стрелки, указывающие положительное направление тока через элемент.

Для установки библиотеки необходимо заменить файлы в папке .\*LTC\LTspiceIV\lib\sym* на соответствующие файлы из библиотеки *LTspice\_Rus*.

Основными пассивными элементами электрических цепей являются резисторы, катушки индуктивности и конденсаторы.

Для выбора резистора для размещения в окне схемного редактора можно использовать следующие способы:

- нажать клавишу R;

– щелкнуть левой кнопкой мыши по кнопке 
 ка панели инструментов;
 – выбрать пункт *res* в диалоговом окне *Select Component Symbol*.

Для выбора конденсатора для размещения в окне схемного редактора можно использовать следующие способы:

- нажать клавишу C;

– щелкнуть левой кнопкой мыши по кнопке + на панели инструментов;

- выбрать пункт сар в диалоговом окне Select Component Symbol.

Для выбора катушки индуктивности для размещения в окне схемного редактора можно использовать следующие способы:

- нажать клавишу L;

– щелкнуть левой кнопкой мыши по кнопке <sup>3</sup> на панели инструментов;

- выбрать пункт ind в диалоговом окне Select Component Symbol.

На схеме в обязательном порядке должен присутствовать компонент Земля, с которым должны быть связаны все остальные компоненты. Фрагменты схемы, гальванически не связанные с компонентом Земля, недопустимы!

Для размещения Земли в окне схемного редактора можно использовать следующие способы:

- нажать клавишу G;

– щелкнуть левой кнопкой мыши по кнопке 💆 на панели инструментов.

Для выбора остальных компонентов (независимых и зависимых источников напряжения и тока, диодов, стабилитронов, диодов Шоттки, варакторов, светодиодов, биполярных и полевых транзисторов, линий с распределенными параметрами, управляемых ключей, ферритовых фильтров и т.д.) необходимо

нажать клавишу F2 или щелкнуть левой кнопкой мыши по кнопке D на панели инструментов, или воспользоваться командой *Edit* меню *Component* панели команд для запуска диалогового окна *Select Component Symbol* (рисунок 1.5).

Для выбора источника ЭДС следует выбрать в открывшемся окне пункт voltage из списка доступных компонентов, а для выбора источника тока – пункт *current*. Для подтверждения выбора необходимо щелкнуть левой кнопкой мыши по кнопке *OK*.



Рисунок 1.5 – Выбор компонента для вставки

После выбора компонента курсор мыши принимает вид контура выбранного компонента (рисунок 1.6, *a*). Затем необходимо, перемещая курсор в окне схемного редактора, выбрать расположение вставляемого компонента и щелкнуть левой кнопкой мыши для подтверждения вставки компонента (рисунок 1.6,  $\delta$ ).

Примечание. При перемещении курсора мыши необходимое пространственное положение компонента можно обеспечить, вращая его комбинацией клавиш Ctrl+R.



#### Соединение компонентов линиями связи.

Для включения режима *рисования* связей между компонентами необходимо активировать режим рисования связей, нажав клавишу *F3* или щелкнув левой кнопкой мыши по кнопке *L* на панели инструментов или в меню *Edit* (команда *Draw Wire*) на панели команд. При этом курсор мыши принимает вид пересечения под прямым углом двух штриховых линий (рисунок 1.7).

Выводы компонентов (отображаемые в схемном редакторе квадратиками) могут быть соединены непрерывной линией связи, составленной из отрезков ломаных линий, расположенных под прямым углом. Для проведения линии связи необходимо переместить курсор в начальную точку, например, к выводу компонента (рисунок 1.8, a), щелкнуть левой кнопкой мыши, переместить курсор к конечной точке первого отрезка ломаной линии связи (рисунок 1.8,  $\delta$ ), вновь щелкнуть левой кнопкой мыши, переместить курсор к конечной точке следующего отрезка (рисунок 1.8, s), щелкнуть левой кнопкой мыши, переместить курсор к конечной точке следующего отрезка (рисунок 1.8, s), щелкнуть левой кнопкой мыши, переместить курсор к конечной точке следующего отрезка (рисунок 1.8, s), щелкнуть левой кнопкой мыши и так продолжать до



Рисунок 1.7 – Вид курсора мыши в режиме рисования связей

тех пор, пока выводы компонентов не будут соединены (рисунок 1.8, г).





Можно присоединить линию связи, проведенную от вывода одного компонента, не к выводу другого компонента непосредственно, а к ранее проведенной линии. При этом образуется узел, отображаемый в схемном редакторе закрашенным квадратиком (рисунок 1.9).

R1 R C1 C1 C2 Рисунок 1.9 – Изображение точки соединения линий связи Для выхода из режима рисования связей следует нажать клавишу *ESC*, при этом курсор мыши принимает свой вид по умолчанию +.

Редактирование компонентов и линий связи.

Для включения режима *удаления* ошибочно размещенных компонентов и линий связи необходимо нажать клавишу *F5* или щелкнуть левой кнопкой мыши по кнопке или щелкнуть левой на панели инструментов или в меню *Edit* (команда *Delete*) панели команд, при этом курсор принимает вид *«ножс*нии»  $\overline{6}^{\circ}$ .

Для удаления компонента или отрезка ли-

нии связи следует подвести курсор к удаляемому компоненту (рисунок 1.10, *a*) или отрезку линии связи (рисунок 1.10, *б*) и щелкнуть левой кнопкой мыши для подтверждения удаления.

Рисунок 1.10 – Указание удаляемого элемента: *а* – удаление компонента; *б* – удаление отрезка линии связи



Для удаления группы компонентов и отрезков линий связи их следует выделить рамкой (рисунок 1.11), удерживая нажатой левую кнопку мыши.



Рисунок 1.11 – Удаление группы компонентов

При отпускании кнопки мыши, компоненты и отрезки линии связи, *полностью* окруженные рамкой, удаляются.

Для выхода из режима удаления необходимо нажать клавишу *ESC*, при этом курсор мыши принимает свой обычный вид —.

Для включения режима копирования компонентов или отрезков линий связи необходимо нажать клавишу *F6* или щелкнуть левой

кнопкой мыши по кнопке <sup>(1)</sup> на панели инструментов или в меню *Edit* (ко-манда *Duplicate*) панели команд.

Для копирования компонента или отрезка линии связи следует подвести курсор к копируемому компоненту (рисунок 1.12, *a*) или отрезку линии связи и щелкнуть левой кнопкой мыши для подтверждения выбора. При этом

курсор мыши принимает вид контура копируемого компонента или отрезка линии связи. Затем необходимо, перемещая курсор в окне схемного редактора, выбрать расположение вставляемого компонента или отрезка линии связи и щелкнуть левой кнопкой мыши для подтверждения вставки (рисунок 1.12, б).

Примечание. При перемещении курсора мыши необходимое пространственное положение копируемого компонента или отрезка линии связи можно обеспечить, вращая его комбинацией клавиш *Ctrl+R*.



Рисунок 1.12 – Копирование компонента: *а* – указание компонента; *б* – вставка компонента

Для копирования группы компонентов и отрезков линий связи их следует выделить рамкой (рисунок 1.13), удерживая нажатой левую кнопку мыши.

После отпускания кнопки мыши курсор принимает вид контура группы копируемых компонента и отрезков линий связи. Затем необходимо, перемещая курсор в окне схемного редактора, выбрать расположение вставляемой группы компонентов и отрезков линий связи и щелкнуть левой кнопкой мыши для подтверждения вставки.



Для выхода из режима копирования необходимо нажать

Рисунок 1.13 – Копирование группы компонентов

клавишу *ESC*, при этом курсор мыши принимает свой обычный вид +.

Для включения режима *перемещения* компонентов или отрезков линий связи необходимо нажать клавишу *F7* или щелкнуть левой кнопкой мыши по кнопке и на панели инструментов или в меню *Edit* (команда *Move*) панели команд.

Для перемещения компонента или отрезка линии связи следует подвести курсор к перемещаемому компоненту (рисунок 1.14, a) или отрезку линии связи и щелкнуть левой кнопкой мыши для подтверждения выбора. При этом курсор мыши принимает вид контура перемещаемого компонента или отрезка линии связи. Затем необходимо, перемещая курсор в окне схемного редактора, выбрать расположение перемещаемого компонента или отрезка линии связи и щелкнуть левой кнопкой мыши для подтверждения перемещения (рисунок 1.14,  $\delta$ ).



Рисунок 1.14 – Перемещение компонента:  $a - указание компонента; \delta - перемещение компонента$ 

Примечание. При перемещении курсора мыши необходимое пространственное положение перемещаемого компонента или отрезка линии связи



можно обеспечить, вращая его комбинацией клавиш *Ctrl+R*.

Для перемещения группы компонентов и отрезков линий связи их следует выделить рамкой (рисунок 1.15), удерживая нажатой левую кнопку мыши. После отпускания кнопки мыши курсор принимает вид контура группы перемещаемых компонентов и отрезков линий связи. Затем необходимо, перемещая курсор в окне схемного редактора, выбрать расположение перемещаемой группы компонентов и отрезков линий связи и щелкнуть левой кнопкой мыши для подтверждения перемещения.

При перемещении компонентов происходит разрыв линий связи. Для включения режима *перетаскивания* компонентов без разрывов электрических связей необходимо нажать клавишу *F*8 или щелкнуть левой кнопкой мыши по кнопке <sup>(1)</sup> на панели инструментов или в меню *Edit* (команда *Drag*) панели команд.

Таким образом, например, можно проводить линии связи под углом, отличным от прямого (рисунок 1.16).

Для выхода из режима перемещения или перетаскивания необходимо нажать клавишу *ESC*, при этом курсор мыши принимает свой обычный вид +.



Для отмены последнего выполненного действия при вставке компонента, отрезка линии

связи или их редактировании необходимо нажать клавишу F9 или кнопку 🔊 на панели инструментов или в меню Edit (команда Undo) панели команд.

Рисунок 1.16 – Перетаскивание группы компонентов

Для повтора последнего отмененного действия необходимо нажать комбинацию клавишу *Shift+F9* или кнопку на панели инструментов или в меню *Edit* (команда *Redo*) панели команд.

### Настройка компонентов.

После соединения компонентов схемы между собой необходимо задать численные параметры и типы компонентов. Для этого необходимо подвести курсор к редактируемому компоненту. При совмещении курсора с позицией компонента курсор меняет свое изображение и превращается в «указательный палец» (рисунок 1.17).

Теперь после щелчка правой кнопкой мыши появляется соответствующее окно, в котором можно определить чис-

ленные параметры компонента.

При задании числовых значений параметров компонентов десятичным разделителем служит *«точка»*, например, *10.26*, что эквивалентно 10,26.

Для упрощения записи значения параметра можно использовать масштабные коэффициенты, указанные в таблице 1.1. Например, если в поле *Inductance* для катушки индуктивности указано



Рисунок 1.17 – Задание параметров компонента

значение 0.1m, то это соответствует индуктивности 0,1 мГн. Прописные и строчные буквы в масштабных коэффициентах не различаются.

Также можно записывать значения величин в научной нотации (англ. *scientific notation*), например, 1e12, что эквивалентно  $10^{12}$ .

Суффикс	Масштабный коэффициент	Наименование
f	10 <sup>-15</sup>	фемто
р	10 <sup>-12</sup>	пико
n	10-9	нано
<i>и</i> (или µ)	10-6	микро
М	10-3	милли
K	10 <sup>3</sup>	кило
Meg	10 <sup>6</sup>	мега
G	10 <sup>9</sup>	гига
Т	10 <sup>12</sup>	тера

Таблица 1.1 – Масштабные коэффициенты

Для резистора (рисунок 1.18) можно определить:

- Resistance (сопротивление, Ом);

- *Tolerance* (разброс значения, %);

- Power Rating (допустимая рассеиваемая мощность, Вт).

Нажав на кнопку *Select Resistor*, можно получить доступ к заранее подготовленной базе параметров резисторов.

tesistor - KL	2
Manufacturer: Part Number:	ОК
Select Resistor	Cancel
Besistor Properties	
(Topoldo)	
Resistance[Ω]:	100
Resistance[Ω]: Tolerance[%]:	100

Рисунок 1.18 – Окно для задания значений параметров резистора

В отличие от модели резистора, модель конденсатора в *LTspice* имеет достаточно сложную структуру (рисунок 1.19), учитывающую множество паразитных параметров.

Для конденсатора можно определить следующие основные и паразитные параметры (рисунок 1.20):

- *Capacitance* (емкость,  $\Phi$ );

- Equiv. Parallel Resistance (сопротивление потерь между выводами конденсатора, сопротивление утечки  $R_{par}$ , Ом);

- Equiv. Series Resistance (ESR) (последовательное сопротивление  $R_{ser}$ , Ом)

- Equiv. Series Inductance (ESL) (последовательную индуктивность  $L_{ser}$ , Гн);

- Equiv. Parallel Capacitance (параллельную емкость  $C_{par}$ ,  $\Phi$ ).

Сопротивление утечки имеет большое значение при использовании конденсаторов в качестве элементов развязки по переменному току, в схемах выборки-хранения и в схемах интеграторов.

Эквивалентное последовательное сопро-

тивление обуславливается сопротивлением выводов и обкладок конденсато-

ра. Это сопротивление приводит к рассеиванию мощности при протекании большого переменного тока, что может иметь серьезные последствия на высоких частотах и при протекании через конденсатор больших импульсных токов.

Эквивалентная последовательная индуктивность обуславливается индуктивностью выводов и обкладок конденсатора и определяет скорость реагирования конденсатора на изменения тока, что очень важно для цепей высокочастотной развязки.

Также для конденсатора можно задать начальное значение напряжения, используемое в качестве начального условия. Начальное напряжение задается строкой вида



Рисунок 1.19 – Эквивалентная схема конденсатора

pacitor - C1	
fanufacturer: Part Number: Type:	OK Cancel
Select Capacitor	
Capacitor Properties Capacitance[F]	: 1u
Voltage Rating[V]	:
RMS Current Rating[A]	:
Equiv. Series Resistance[ <b>Ω</b> ]	:
Equiv. Series Inductance[H]	:
Equiv. Parallel Resistance[Ω]	(
Equiv. Parallel Capacitance[F]	:



 $IC = \langle Hanps Henne e B Bonbmax \rangle$  в поле Capacitance и отделяется пробелом от значения емкости.

Модель катушки индуктивности в *LTspice* имеет вид, представленный на рисунке 1.21.

Для катушки индуктивности можно определить следующие основные и паразитные параметры (рисунок 1.22):



Рисунок 1.21 – Эквивалентная схема катушки индуктивности

Inductor - L1	X
Manufacturer: Part Number:	ОК
Select Inductor	
Inductor Properties	nase Dot 🔝
Inductance[H]	0.1m
Peak Current[A]:	
Series Resistance[ <b>Ω</b> ]:	
Parallel Resistance[Ω]:	
Parallel Capacitance[F]:	
	1

Рисунок 1.22 - Окно для задания значений параметров катушки индуктивности

- *Inductance* (индуктивность, Гн);

- Series Resistance (последовательное сопротивление обмотки  $R_{ser}$ , Ом, по умолчанию  $R_{sor} = 0.001$  Ом);

- Parallel Resistance (сопротивление потерь между выводами обмотки  $R_{par}$  Ом);

- Parallel Capacitance (межвитковую емкость  $C_{par}, \Phi$ ).

Наличие межвитковой параллельной емкости превращает катушку в колебательный контур с характерной частотой резонанса.

Опцией Show Phase Dot можно делать видимой и скрывать индикацию начала обмотки катушки.

Также для катушки индуктивности

можно залать начальное значение тока (задается в поле Inductance строкой вида IC = < ток в ампеax > u отделяется пробелом от начения индуктивности).

Наиболее часто используеиым при моделировании элекрический цепей типом источниа электрической энергии является независимый источник ЭДС.

Источник ЭДС по умолчанию читается генератором постояного напряжения. В окне астройки компонента (рисунок .23) можно задать следующие араметры источника:

- DC value (значение постоянного напряжения, В);

- Series Resistance (значение внутреннего сопротивления, Ом).



Рисунок 1.23 – Окно для задания значений параметров источника постоянной ЭДС

Исторически идеальные источники нулевого напряжения используются в SPICE как датчики тока.

Для определения источника ЭДС как генератора переменного напряжения необходимо использовать расширенный режим настройки (рисунок 1.24), щелкнув левой кнопкой мыши по кнопке *Advanced*.



Рисунок 1.24 – Окно для расширенной настройки источника ЭДС

После этого появляется окно настройки независимого источника напряжения *Independent Voltage Source*, в котором источнику напряжения может быть назначена функция генератора:

- прямоугольных импульсов (PULSE);

- синусоиды (SINE);
- экспоненты (*EXP*);
- частотно-модулированного синусоидального сигнала (SFFM);
- сигнала произвольной формы (*PWL*).

Генератор прямоугольных импульсов (*PULSE*) описывается следующими параметрами (рисунок 1.25):

 – Vinitial (нижний уровень напряжения прямоугольного импульса, может быть равным нулю или отрицательным);

– *Von* (верхний уровень напряжения прямоугольного импульса, может быть равным нулю или отрицательным, *Von* ≠*Vinitial*);

- *Tdelay* (длительность задержки, может быть равна нулю);

- Trise (длительность фронта импульса в секундах, может быть равна нулю);

- Tfall (длительность среза импульса в секундах, может быть равна нулю);

- *Ton* (длительность (ширина) импульса в секундах);

- *Tperiod* (период следования импульсов)

– *Ncycles* (количество генерируемых импульсов, 0 – для бесконечной последовательности).



Рисунок 1.25 – Параметры прямоугольного импульса

Для генератора синусоидального напряжения (SINE) можно задать следующие параметры (рисунок 1.26):

– DC *offset* (постоянное напряжение смещения  $\Delta U$  в вольтах, должно быть равно нулю для «чистой» синусоиды);

– *Amplitude* (амплитуда синусоиды  $U_m$  (начальная – при наличии затухания, В);

- *Freq* (частота синусоиды *f*, Гц);

– *Tdelay* (длительность задержки  $\Delta t$ , с, должно быть равно нулю для «чистой» синусоиды);

– *Theta* (коэффициент затухания  $\theta$  – величина, обратная постоянной времени экспоненциального затухания амплитуды синусоиды в секундах, должен быть равен нулю для «чистой» синусоиды);

-Phi (начальная фаза синусоиды  $\varphi$  в градусах, по умолчанию равна нулю);

– *Ncycles* (количество генерируемых периодов синусоиды *N*, 0 – для бесконечной последовательности).



Рисунок 1.26 – Параметры синусоидального сигнала

Если модельное время  $t < \Delta t$  или завершились N периодов, то выходное напряжение источника постоянно и определяется выражением

$$u(t) = \Delta U + U_m \cdot \sin\left(\pi \frac{\varphi}{180}\right), \tag{1.1}$$

иначе выходное напряжение задается формулой

$$u(t) = \Delta U + U_m \cdot e^{-(t-\Delta t)\cdot\theta} \cdot \sin\left(2\pi f \cdot (t-\Delta t) + \pi \frac{\varphi}{180}\right).$$
(1.2)

Генератор сигнала произвольной формы (*PWL*) представляет собой источник напряжения, описываемый кусочно-линейной функцией (рисунок 1.27).



Рисунок 1.27 – Параметры сигнала произвольной формы

Для задания координат узловых точек, используемых для кусочнолинейной интерполяции, необходимо заполнить поля *time* (время в секундах) и *value* (напряжение в вольтах) (рисунок 1.28), причем значения времени должны следовать в возрастающем порядке.

Если для задания кусочно-линейной функции требуется указать координаты пяти и более точек, то следует щелкнуть левой кнопкой мыши на кнопке Advanced PWL Points, заполнить таблицу в открывшемся окне Piecewise Linear Points и щелкнуть левой кнопкой мыши по кнопке OK для завершения настройки.

Аналогичные настройки можно выполнить и для источника тока, для добавления которого в схему необходимо выбрать пункт *current* в диалоговом окне *Select Component Symbol*, а значения соответствующих величин указывать в амперах.

После задания значений параметров всех размещенных и соединенных между собой элементов электрической цепи схема готова к моделированию.

При моделировании схемы, из графической информации, представленной в схемном редакторе, извлекается список соединений (*англ. netlist*) и размещается в текстовом файле с тем же именем, но расширением *.net*. Список соединений содержит список элементов цепи, узлов цепи, определения моделей элементов и другие *SPICE*-команды. Просмотреть список соединений можно посредством команды *SPICE netlist* меню *View* панели команд.



Рисунок 1.28 – Задание кусочно-линейной функции

Пользователь также может открывать, моделировать и редактировать файл списка соединений (файл с расширением *.net*, *.cir* или *.sp*) (рисунок 1.29), созданный вручную или генерированный сторонней программой.

E NCS4065,bacet	10 10 MG
+ 0:\frogram files (x96)\LT0\LTspice10\examples\HD04860 back converter\HED486	a prestance
UI NERA E 17 Report.1	COLUMN TRANSPORT
R1 vdd H001 (Rsc)	
C2 ct 3 (Ct)	
01 SNC H080 1N5017	
L1 NR01 suc (Ld) Rser=0.05	
63 H003 8 (Cost) Rser-8.1 10-9	
C1 400 9 (Cin) HSer-0.1 10-12	
301 sw: 0 ct HBRS 0 odd HBR1 HBR2 HCD4060	
R H001 H002 188	
83 H05 0 (81)	
IS NEED HERE (E2)	
R2 N803 8 1980	
VIII NOA vid 6 Aser-0	
.motel 0 0	1
lin covregram Files (smolyLicyLipiceTe/Linycepystandare.dio	
Juran 8 2000n 100 100n uic	
.inc #634064.lib	
options Gmin-te-9 method-Gear	
<ul> <li>A DE/DE BLEK DOWERTER WITH A MOTOROLA HE34003/aTest circuit and models fro</li> </ul>	an Helmal Ser
-paran Rut+6.6	
-paran Ct=1080p	
paran F1+2.7K	
-param R2=62K	
-paras Cin-1886a	
-paran Cout-10000	
-paran Ld-199u	
.backente	
- Hand	+
4	

Рисунок 1.29 – Редактирование списка соединений

После генерации файла списка соединений симулятор *LTspice* читает и обрабатывает этот файл, а полученную информацию использует для построения модели электрической цепи.

## 1.3 Моделирование работы электрической цепи

Программа *LTspice* позволяет использовать разнообразные методы исследования электрических цепей:

– *Transient Analysis* – анализ переходных процессов в линейных и нелинейных электрических цепях (директива .*TRAN*);

– Small Signal AC Analysis – расчет частотных характеристик, применяется для анализа фильтров (директива .AC);

– *DC Source Sweep Analysis* – анализ режима по постоянному току при изменении постоянного напряжения или тока (директива *.DC*);

– *Noise Analysis* – расчет уровня внутренних шумов в частотной области (директива .*NOISE*);

– DC Small Signal Transfer Function – расчет передаточной функции по постоянному току (директива .TF);

*– DC Operating Point –* расчет режим цепи по постоянному току (определение рабочей точки) (директива .*OP*).

Для проведения анализа переходных процессов можно воспользоваться командой *Run* меню *Simulate* панели команд или щелкнуть левой кнопкой мыши по кнопке *Run на* панели инструментов. После этого появляется окно *Edit Simulation Command*, в котором по умолчанию выбрана вкладка *Transient* (рисунок 1.30).

На этой вкладке, как минимум, необходимо определить время остановки анализа переходного процесса в секундах (*Stop Time*). Кроме времени окончания анализа переходного процесса во вкладке *Transient* окна *Edit Simulation Command* также можно определить:

- время начала записи результатов моделирования в секундах (*Time to Start Saving Data*);

– максимальный шаг интегрирования в секундах (*Maximum Timestep*). Если шаг интегрирования не указан, то программа сама выбирает для него оптимальное значение.

В окне *Edit Simulation Command* присутствуют также дополнительные опции, позволяющие производить более тонкую настройку процесса моделирования. Например, опция *Skip Initial operating point solution* исключает предварительный расчет режима цепи по постоянному току перед выполнением анализа переходных процессов. В этом случае для элементов цепи должны быть заданы начальные условия, например, токи в катушках индуктивности и напряжения на конденсаторах. Не определенные пользователем значения потенциалов узлов и токов ветвей рассчитываемой цепи при этом принимаются равными нулю.

Описанные настройки необходимо сделать только при первом запуске моделирования. Все последующие запуски производятся согласно установленным значениям. При необходимости редактирования настроек окно *Edit Simulation*  *Command* можно вызвать командой *Edit Simulation Cmd* меню *Simulate* панели команд или щелчком правой кнопкой мыши по директиве *.tran* в рабочем поле схемного редактора.

Например, при установке времени остановки, равным 80 мс (рисунок 1.30) и пропуске предварительного анализа схемы по постоянному току, в строке *Syntax* появляется директива для симулятора *.tran 80m uic*. После щелчка левой кнопкой мыши по кнопке *ОК* директива *.tran 80m uic* будет скопирована в окно схемного редактора и начнется анализ переходного процесса.

ransient	AC Analysis	DC sweep	Noise	DC	Transfer	DC op pnt
	Perl	form a non-lin	ear, time	dom	ain simulal	tion.
			Stop T	ime:	80m	
	87	fime to Start 9	Saving D	ata:	Ū.	
		Maximu	ım Times	tep:	Ĩ	
8	Start external [	)C supply vol	tages at	0V: [		
S	top simulating i	f steady state	is detec	ted: [		
Don't r	eset T=0 wher	n steady state	is detec	ted: [		
	Ste	p the load cu	rrent sou	rce: [		
	Skip Initi	al operating p	oint solul	tion: [	1	
ntax: .tra	n <tstop> [<oj< td=""><td>ption&gt; (<optio< td=""><td>n&gt;]]</td><td></td><td></td><td></td></optio<></td></oj<></tstop>	ption> ( <optio< td=""><td>n&gt;]]</td><td></td><td></td><td></td></optio<>	n>]]			
an 80m u	ic					
	_					

Рисунок 1.30 – Окно настроек моделирования

При этом окно со схемой сожмется, а на освободившееся место будет вставлено окно плоттера, которое пока выглядит как пустой прямоугольник (рисунок 1.31). Щелчок в области окна левой кнопкой мыши делает активным выбранное окно. В зависимости от того, какое окно активно, меняется содержание панели команд.

В правой части строки подсказки отображается алгоритм работы вычислителя *SPICE*-симулятора. Пользователю доступны два алгоритма работы вычислителя:

- Normal (стандартный);

- Alternate (альтернативный).

По умолчанию устанавливается алгоритм *Normal*, который в большинстве случаев быстрее *Alternate*. Однако алгоритм Alternate обеспечивает большую внутреннюю точность вычислений, а иногда и более высокую скорость работы. Для выбора алгоритма работы вычислителя необходимо щелкнуть левой кнопкой мыши по кнопке на панели инструментов или выполнить команду *Control Panel* меню *Simulate* на панели команд. В возникшем после этого окне *Control Panel* требуется выбрать вкладку *SPICE* и в строке *Solver(\*)* установить требуемый алгоритм.



Рисунок 1.31 – Вид окна программы *LTspice* после завершения моделирования

Неактивный вид иконки *Run* <sup>26</sup> говорит о том, что идет процесс моделирования. При этом в строке подсказки отображается текущее время и процент выполнения моделирования. Моделирование будет автоматически завершено после достижения времени остановки. При необходимости процесс можно остановить и раньше, нажав комбинацию клавиш Ctrl+H, или щелкнув левой кнопкой мыши на кнопке <sup>(1)</sup> на панели инструментов.

Метод дискретных схемных моделей. Методы численного интегрирования.

Исторически первым методом расчета переходных процессов в электрических цепях, ориентированным на использование компьютеров, был метод переменных состояния [8] (англ. *state variable method*). Переменные состояния (токи через катушки индуктивности  $i_L$  и напряжения на конденсаторах  $u_C$ ) описывают текущее состояние реактивных элементов цепи.

Анализ переходных процессов с помощью метода переменных состояния предполагает формирование системы дифференциальных уравнений состояния первого порядка непосредственно в форме Коши, аппроксимацию уравнений состояния разностными уравнениями, численное решение полученной системы уравнений на каждом шаге расчета по времени. Такая последовательность расчета эффективна для цепей с небольшим числом реактивных и нелинейных элементов. Для цепей с большим числом реактивных элементов и с многополюсными нелинейными элементами, особенно при наличии в цепи топологических вырождений, отсутствуют универсальные алгоритмы формирования уравнений состояния, вследствие чего в настоящее время уравнения переменных состояния практически не используются в машинных расчетах [9, 8]. При компьютерном моделировании сложных электрических цепей предпочтение отдается такому пути, в котором процедура формирования уравнений наиболее проста, универсальна и согласована с дальнейшим численным решением – методу дискретных схемных моделей [1].

Метод дискретных схемных моделей основан на аппроксимации состояния реактивных элементов как функции времени с помощью методов численного интегрирования.

Связь между током через конденсатор  $i_c$  и напряжением между обкладками идеального конденсатора  $u_c$  определяется дифференциальным уравнением

$$i_C(t) = C \frac{du_C}{dt}.$$
(1.3)

Связь между напряжением на идеальной катушке индуктивности  $u_L$  и током через катушку  $i_L$  определяется дифференциальным уравнением

$$u_L(t) = L \frac{di_L}{dt}.$$
 (1.4)

Для решения дифференциального уравнения вида

$$\frac{dx}{dt} = f(x,t) , \qquad (1.5)$$

к которому сводятся уравнения (1.3) и (1.4), могут быть применены явные (прямые (англ. *explicit*)) и неявные (обратные (англ. *implicit*)) методы численного интегрирования.

Явный метод Эйлера (англ. *forward euler*) (рисунок 1.32) описывается рекуррентной формулой

$$x_{n+1} = x_n + h \cdot f(x_n, t_n), \tag{1.6}$$

10 0

где  $x_{n+1}$  и  $x_n$  – значения искомой величины на (n + 1)-м и -м шагах интегрирования,  $h = t_{n+1} - t_n$  – размер шага дискретизации по времени.



Рисунок 1.32 – Численное интегрирование явным методом Эйлера

Явные методы не используются при моделировании электрических цепей из-за отсутствия абсолютной численной устойчивости [10].

Наиболее простым неявным методом численного интегрирования является обратный метод Эйлера (англ. *backward euler*) (рисунок 1.33), который можно представить рекуррентной формулой

$$x_{n+1} = x_n + hf(x_{n+1}, t_{n+1}).$$
(1.7)

Метод Эйлера является одношаговым методом первого порядка. В отличие от него метод трапеций (англ. *trapezoidal*) является одношаговым методом второго порядка и описывается рекуррентной формулой

$$x_{n+1} = x_n + \frac{h}{2} (f(x_{n+1}, t_{n+1}) + f(x_n, t_n)).$$
(1.8)



Рисунок 1.33 – Численное интегрирование неявным методом Эйлера

В методе трапеций при вычислениях используется среднее значение функции f(x,t) на шаге интегрирования и этот метод является самым точным методом второго порядка [10, 4].

Для улучшения сходимости вычислительного процесса при решении дифференциальных уравнений может быть использован многошаговый метод Гира (предложен американским математиком Гиром (*C.W. Gear*) в 1971 году [11]). Этот метод использует в процессе вычислений решения для нескольких ранее рассчитанных моментов времени (метод обратного дифференцирования, англ. *backward differentiation formula (BDF)*) и описывается рекуррентной формулой [12]:

$$x_{n+1} = \sum_{i=0}^{k-1} a_i x_{n-i} + h \, b \, f(x_{n+1}, t_{n+1}) \,. \tag{1.9}$$

В таблице 1.2 приведены коэффициенты выражения (1.9) для метода Гира различного порядка.

Например, метод Гира второго порядка описывается выражением [13]:

$$x_{n+1} = \frac{4}{3}x_n - \frac{1}{3}x_{n-1} + \frac{2}{3}hf(x_{n+1}, t_{n+1})$$
(1.10)

I а о л и ца 1.2 – Коэффициенты для метода I и	ma
--	----

Порядок метода <i>k</i>	Значение коэффициентов $a_0, a_1,$	Значение коэффици- ента b
1	1	1
2	$\frac{4}{3}, -\frac{1}{3}$	$\frac{2}{3}$
3	$\frac{18}{11}, -\frac{9}{11}, \frac{2}{11}$	<u>6</u> 11
4	$\frac{48}{25}, -\frac{36}{25}, \frac{16}{25}, -\frac{3}{25}$	$\frac{12}{25}$
5	$\frac{300}{137}, -\frac{300}{137}, \frac{200}{137}, -\frac{75}{137}, \frac{12}{137}$	<u>60</u> 137
6	$\frac{360}{147}, -\frac{450}{137}, \frac{400}{147}, -\frac{225}{147}, \frac{72}{147}, -\frac{10}{147}$	<u>60</u> 147
Примеч	ание – Указаны значения только ненулевых к	соэффициентов.

Метод Гира является наиболее подходящим для решения жестких дифференциальных уравнений (соответствующих переходным процессам в электрической цепи с очень различающимися постоянными времени) и до порядка  $k \le 6$  обладает абсолютной численной устойчивостью вычислительного процесса [10], что позволяет значительно увеличить шаг интегрирования и сократить время, затрачиваемое на получение решения.

Применение описанных методов численного интегрирования, выражаемых формулами (1.7), (1.8) и (1.10), к дифференциальному уравнению (1.3) приводит к следующим рекуррентным формулам, связывающим токи и напряжения конденсатора в дискретные моменты времени  $t_n = nh$ , n = = 0, 1, 2, ...:

обратный метод Эйлера -

$$i_{c,n+1} = \frac{c}{h} u_{C,n+1} - \frac{c}{h} u_{C,n} ; \qquad (1.11)$$

метод трапеций –

$$i_{c,n+1} = \frac{2C}{h} u_{c,n+1} - \frac{2C}{h} u_{c,n} - i_{c,n} ; \qquad (1.12)$$

метод Гира второго порядка –

$$i_{c,n+1} = \frac{3C}{2h} u_{c,n+1} - \frac{2C}{h} u_{c,n} + \frac{C}{2h} u_{c,n-1} .$$
(1.13)

Эти формулы могут быть переписаны в виде выражения

$$i_{C,n+1} = G_{_{3KB}} \cdot u_{C,n+1} + J_{_{3KB}}, \tag{1.14}$$

которое описывает схему замещения, называемую дискретной схемной моделью [13] (сопровождающей моделью [9], дискретной токовой моделью [14], синтетической схемой [1], дискретной резистивной схемой [8] (*англ. discrete circuit model* [15], *companion model* [15])) конденсатора (рисунок 1.34), состоящую из параллельно соединенных проводимости  $G_{3KB}$  и источника тока  $J_{3KB}$  (модель Нортона).



Рисунок 1.34 – Дискретная схемная модель Нортона для конденсатора

Определение «дискретная» использовано для того, чтобы подчеркнуть, что параметры модели дискретны, т.е. изменяются от одного временного шага к другому.

Параметры дискретной схемной модели конденсатора определяются выражениями [1, 13,14]:

неявный метод Эйлера –

$$G_{_{\rm 3KB}} = \frac{c}{h}; \tag{1.15}$$

$$J_{\scriptscriptstyle \mathsf{ЭKB}} = -\frac{c}{h} u_{\mathcal{C}.n} ; \qquad (1.16)$$

метод трапеций -

$$G_{\rm 3KB} = \frac{2C}{h}; \tag{1.17}$$

$$J_{\rm SKB} = -\frac{2C}{h} u_{C.n} - i_{C,n} ; \qquad (1.18)$$

метод Гира второго порядка –

$$G_{3KB} = \frac{1}{2h},$$

(1.19)

$$u_{_{\rm SKB}} = -\frac{2C}{h}u_{C.n} + \frac{C}{2h}u_{C.n-1} .$$
 (1.20)

Также для конденсатора по аналогии с моделью Нортона может быть построена дискретная схемная модель Тевенена, состоящая из соединенных последовательно идеального источника напряжения *E* и сопротивления *R*.

Применение описанных методов численного интегрирования, выражаемых формулами (1.7), (1.8) и (1.10), к дифференциальному уравнению (1.4) для катушки индуктивности приводит к следующим рекуррентным формулам, связывающим токи и напряжения катушки индуктивности в дискретные моменты времени  $t_n = nh$ , n = 0, 1, 2, ...:

обратный метод Эйлера -

$$i_{L,n+1} = \frac{h}{L} u_{L,n+1} + i_{L,n} ; \qquad (1.21)$$

метод трапеций -

$$i_{L,n+1} = \frac{h}{2L} u_{L,n+1} + \frac{h}{2L} u_{L,n} + i_{L,n} ; \qquad (1.22)$$

метод Гира второго порядка –

$$i_{L,n+1} = \frac{2h}{3L} u_{L,n+1} + \frac{4}{3} i_{L,n} - \frac{1}{3} i_{L,n-1}.$$
 (1.23)

Эти выражения могут быть переписаны в виде формулы

$$i_{L,n+1} = G_{_{3KB}}u_{L,n+1} + J_{_{3KB}}, \qquad (1.24)$$

которая описывает схему замещения, называемую дискретной схемной моделью катушки индуктивности (рисунок 1.35), состоящую из параллельно соединенных проводимости  $G_{3KB}$  и источника тока  $J_{3KB}$  (модель Нортона)



Рисунок 1.35 – Дискретная схемная модель Нортона для катушки индуктивности

Параметры дискретной схемной модели катушки индуктивности определяются выражениями [1, 13, 14]:

неявный метод Эйлера -

$$G_{_{\mathrm{9KB}}} = \frac{h}{L}; \qquad (1.25)$$

3*C* 

$$J_{_{\rm 3KB}} = i_{L.n};$$
 (1.26)

метод трапеций –

$$G_{\rm 3KB} = \frac{h}{2L}; \qquad (1.27)$$

$$J_{\rm 3KB} = \frac{h}{2L} u_{L.n} + i_{L,n} ; \qquad (1.28)$$

метод Гира второго порядка -

$$G_{_{\rm 3KB}} = \frac{2h}{_{3L}}; \qquad (1.29)$$

$$J_{_{3KB}} = \frac{4}{_3}i_{L.n} - \frac{1}{_3}i_{L.n-1} .$$
 (1.30)

Также для конденсатора по аналогии с моделью Нортона может быть построена дискретная схемная модель Тевенена, состоящая из соединенных последовательно идеального источника напряжения E и сопротивления R.

В качестве примера применения дискретных схемных моделей для анализа динамических электрических цепей с реактивными элементами можно рассмотреть расчет переходного процесса в цепи на рисунке 1.36, *a*.

В момент времени t = 0 происходит подключение источника постоянной ЭДС *E* к цепи, состоящей из последовательно соединенных резистора *r* и полностью разряженного конденсатора *C* ( $u_C(0-) = 0$ ). Параметры элементов электрической цепи приведены в таблице 1.3.

#### Таблица 1.3 – Параметры элементов рассчитываемой цепи

Параметр	<i>E</i> , B	<i>r</i> , кОм	С, мкФ
Значение	100	100	60
параметра	100	100	00

Расчетная схема замещения цепи после коммутации, т.е. при замкнутом положении ключа, (рисунок 1.36,  $\delta$ ) составлена с помощью замены конденсатора *С* дискретной схемной моделью, составленной из источника тока  $J_{_{3KB}}$  и проводимости  $G_{_{3KB}}$ , соединенных параллельно.



Рисунок 1.36 – Схемы рассчитываемой электрической цепи: *а* – исходная схема; *б* – расчетная схема

В соответствии с законами Ома и Кирхгофа ток, проходящий через через конденсатор, определяется рекуррентной формулой

$$i_{C,n+1} = \left(E + \frac{J_{3KB}}{G_{3KB}}\right) \frac{1}{r + \frac{1}{G_{3KB}}},$$
(1.31)

а напряжение на конденсаторе -

$$u_{C,n+1} = E - i_{C,n+1}r . (1.32)$$

Начальные условия определяются как  $u_{C,0} = 0$  В;  $i_{C,0} = \frac{E}{R} = 10^{-3}$  А.

Постоянная времени рассматриваемой цепи  $\tau = RC = 6$  с.

При выборе постоянного размера шага дискретизации h = 1 c и расчетного интервала времени  $t = 0 \dots 18$  с результаты расчета переходного процесса в цепи по рекуррентным формулам (1.31) и (1.32) с использованием дискретных схемных моделей, соответствующих неявному методу Эйлера и методу трапеций, а также точное аналитическое решение, описываемое выражением

$$u_c(t) = E \cdot (1 - e^{-t/_{RC}}),$$
 (1.33)

приведены в таблице 1.4 и на рисунке 1.37.



Рисунок 1.37 – График изменения напряжения на конденсаторе: 1 – неявный метод Эйлера; 2 – метод трапеций; 3 – аналитическое решение

Таблица 1.4 – Результаты расчета переходного процесса

Номер шага п	Время $t = n \cdot h$ , с	Точное решение <i>u<sub>c</sub>(t)</i> , В	Решение методом Эйлера $u_{C,n(9)}, B$	Полная ошибка метода Эйлера δ <sub>n(э)</sub> , В	Решение методом трапеций $u_{C,n(m)}$ , В	Полная ошибка метода трапеций δ <sub>n(m)</sub> , В
0	0	0,000	0,000	0,000	0,000	0,000
1	1	15,352	14,286	1,066	15,385	0,033
2	2	28,347	26,531	1,816	28,402	0,055
3	3	39,347	37,026	2,321	39,417	0,070
4	4	48,658	46,022	2,636	48,738	0,080
5	5	56,540	53,734	2,807	56,624	0,084
6	6	63,212	60,343	2,869	63,297	0,085
7	7	68,860	66,008	2,851	68,944	0,084
8	8	73,640	70,864	2,776	73,722	0,082
9	9	77,687	75,027	2,660	77,765	0,078
10	10	81,112	78,594	2,518	81,185	0,073
11	11	84,012	81,652	2,360	84,080	0,068
12	12	86,466	84,273	2,193	86,529	0,063
13	13	88,544	86,520	2,024	88,602	0,058
14	14	90,303	88,446	1,857	90,355	0,052
15	15	91,792	90,096	1,695	91,839	0,048
16	16	93,052	91,511	1,541	93,095	0,043
17	17	94,118	92,724	1,395	94,157	0,039
18	18	95,021	93,763	1,258	95,056	0,035

При численном интегрировании имеют место как ошибки округления (англ. round-off error), обусловленные конечным размером машинного слова компьютера, так и ошибки усечения (англ. truncation error), свойственные самому методу. Если пренебречь ошибками округления, то общая точность результатов численного интегрирования характеризуется полной [13] (глобальной [14]) ошибкой усечения (англ. Global Truncation Error (GTE)), а точность отдельного шага интегрирования – локальной [13, 14] ошибкой усечения (англ. Local Truncation Error (LTE)).

Полная ошибка представляет собой ошибку, накопленную при интегрировании на интервале  $0 \dots t_n$ , и определяется выражением:

$$S_{\text{полн}} = |x_{\text{точн}}(t_n) - x_n|,$$
 (1.34)

где  $x_{\text{точн}}(t_n)$  – точное значение рассчитываемой величины в момент времени  $t_n$ .

Как видно из данных таблицы 1.4, максимальная полная ошибка метода трапеций (0,085 В) намного меньше максимальной полной ошибки метода Эйлера (2,869 В), что подтверждает гораздо большую точность метода трапеций.

В таблице 1.5 приведена зависимость максимальной полной ошибки обоих методов в зависимости от размера шага дискретизации, свидетельствующая о росте ошибки при возрастании размера шага [14].

Таблица 1.5 – Влияние размера шага на точность интегрирования

Размер шага <i>h</i> , с	0,1	0,5	1	2	3	4
Максимальная полная ошибка метода Эйлера δ <sub>(э)max</sub> , В	0,183	1,482	2,869	5,4	7,657	9,64
Максимальная полная ошибка метода трапеций δ <sub>(m)max</sub> , В	5,1.10-4	0,021	0,085	0,345	0,788	1,36

Данные таблицы 1.5 показывают, что с течением времени полная ошибка для обоих методов уменьшается (рисунок 1.38), что свидетельствует об их численной устойчивости [13].



Рисунок 1.38 – Изменение значения полной ошибки при  $t \to \infty$ : a - для метода Эйлера; 6 - для метода трапеций

В качестве иллюстрации можно привести случай неустойчивости явного метода Эйлера, использованного для расчета рассматриваемой цепи с шагом дискретизации *h* = 15 с и описываемого рекуррентной формулой

$$u_{C,n+1} = u_{C,n} + \frac{E - u_{C,n}}{RC} h .$$
 (1.35)

Как видно из рисунка 1.39, при проявлении численной нестабильности решение дифференциального уравнения с увеличивающейся амплитудой колеблется около искомого значения [14].

Как указывается в [1], для подобных цепей неустойчивость численного решения для явного метода Эйлера проявляется при  $h > 2\tau$ .

Таким образом, замена реактивных элементов исходной цепи активными резистивными двухполюсниками позволяет сохранить топологию цепи и свести задачу анализа переходного процесса в электрической цепи к последовательности задач расчета резистивных цепей постоянного тока той же структуры. При таком подходе для расчета переходных процессов могут быть использованы методы анализа резистивных цепей постоянного тока, отличающиеся простотой алгоритмов формирования системы уравнений, в частности метод узлового анализа [8].



Рисунок 1.39 – Численная неустойчивость явного метода Эйлера

### Модифицированный метод узловых потенциалов.

Для моделирования работы электрических цепей в *LTspice* используется узловой анализ в форме модифицированного метода узловых потенциалов (*англ. modified nodal analysis* (*MNA*)). Этот метод позволяет непосредственно учитывать при составлении уравнений не только источники тока, но и источники напряжения, в том числе и идеальные, а также управляемые источники напряжения и тока. Это позволяет также моделировать цепи с короткозамкнутыми участками (например, идеальные катушки индуктивности в цепи постоянного тока), которые могут быть представлены как идеальные источники нулевого напряжения [17] (рисунок 1.40).



Рисунок 1.40 – Представление короткозамкнутого участка идеальным источником напряжения

В основе метода *MNA* лежит представление схемы электрической цепи в виде матричного уравнения в форме [10]:

$$\boldsymbol{A} \cdot \boldsymbol{x} = \boldsymbol{z}. \tag{1.36}$$

Для схемы с *n* узлами, не считая базисного узла с номером 0 -«земли», и *m* независимыми источниками напряжения матрица *A* имеет размерность  $(n + m) \times (n + m)$ .

Основная идея модифицированного метода узловых потенциалов заключается в разделении матриц x и z на две части – первая соответствует классическому узловому анализу, а вторая соответствует уравнениям, составленным для источников напряжения.

Матрица A (англ. MNA matrix (MNAM) [17]) является комбинацией четырех матриц:

$$\boldsymbol{A} = \begin{bmatrix} \boldsymbol{G} & \boldsymbol{B} \\ \boldsymbol{C} & \boldsymbol{D} \end{bmatrix}. \tag{1.37}$$

Матрица G имеет размерность  $n \times n$  и соответствует матрице узловых проводимостей в классическом узловом анализе.

Диагональный элемент матрицы  $g_{i\,i}$  равен сумме проводимостей элементов цепи, соединенных с соответствующим узлом *i*. Элемент матрицы  $g_{i\,k}$ , расположенный вне ее главной диагонали, равен сумме проводимостей элементов цепи, непосредственно соединяющих соответствующие узлы *i* и *k*. Если элемент цепи непосредственно соединен с «землей», то ему будет соответствовать только один элемент матрицы *G*, расположенный на ее главной диагонали. Если элемент цепи не имеет непосредственного соединения с «землей», то ему будет соответствовать только один элемент матрицы *G*, расположенный на ее главной диагонали. Если элемент цепи не имеет непосредственного соединения с «землей», то ему будет соответствовать четыре элемента матрицы *G*: два диагональных и два, расположенных вне ее главной диагонали.

Матрицы *B*, *C* и *D* соответствуют уравнениям, составленным для источников напряжения. Матрица *B* имеет размерность  $n \times m$ . Каждый элемент матрицы *B* связан с соответствующим источником напряжения (столбец) или узлом (строка). Если положительный вывод *k*-го источника напряжения соединен с *i*-м узлом, то элемент матрицы  $b_{ik} = 1$ . Если отрицательный вывод *k*-го источника напряжения соединен с *i*-м узлом, то элемент матрицы  $b_{ik} = -1$ . Если *k*-й источник напряжения не соединен непосредственно с *i*-м узлом, то элемент матрицы  $b_{ik} = 0$ . Заземленному источнику напряжения соответствует один элемент матрицы *B*, а незаземленному – два. Другие значения элементов матрицы *B* возможны при наличии в цепи зависимых источников.

Матрица *C* имеет размерность  $m \times n$  и в случае отсутствия в цепи зависимых источников представляет собой транспонированную матрицу *B*, т.е.  $C = B^{T}$ .

Матрица D имеет размерность  $m \times m$  и в случае отсутствия в цепи зависимых источников содержит только нулевые элементы.

Матрица z (англ. right-hand-side (RHS) matrix) имеет размерность  $(m + n) \times 1$  и является комбинацией двух матриц:

$$\mathbf{z} = \begin{bmatrix} \mathbf{j} \\ \mathbf{e} \end{bmatrix},\tag{1.38}$$

где матрица *j* имеет размерность  $n \times 1$ , а матрица *e* – размерность  $m \times 1$ .

Элемент матрицы  $j_i$  равен алгебраической сумме токов независимых источников тока, сходящихся в *i*-м узле (втекающие в узел токи принимаются в сумме со знаком «плюс»). Элемент матрицы  $e_i$  равен значению ЭДС *i*-го независимого источника напряжения.

Матрица x имеет размерность  $(m + n) \times 1$  и является комбинацией двух матриц:

$$\boldsymbol{x} = \begin{bmatrix} \boldsymbol{\varphi} \\ \boldsymbol{i} \end{bmatrix}, \tag{1.39}$$

где матрица  $\varphi$  имеет размерность  $n \times 1$  и содержит неизвестные потенциалы узлов, а матрица *i* имеет размерность  $m \times 1$  и содержит неизвестные токи через независимые источники напряжения в цепи, причем положительное направление тока противоположно направлению ЭДС источника напряжения.

Для упрощения составления матричного уравнения (1.35) матрицы *A* и *z* могут быть сформированы с помощью специальных шаблонов. Каждый элемент имеет свой *MNA*-шаблон (*англ. MNA Stamp*) [9], который может быть напрямую добавлен к матрице *A* и матрице *z*.

Для резистора проводимостью **G**, включенного между узлами k и j (рисунок 1.41, a), шаблон для матрицы A представлен на рисунке 1.41, б.



Рисунок 1.41 – Шаблон для проводимости: *a* – фрагмент схемы; *б* – *MNA*-шаблон

Для *i*-го идеального источника напряжения с ЭДС *E*, подключенного положительным выводом к узлу *k*, а отрицательным - к узлу *j* (рисунок 1.42, *a*), шаблон для матрицы *A* (слева) и матрицы *z* (справа) представлен на рисунке 1.42,  $\delta$ .



*а* – фрагмент схемы; *б* – *MNA*-шаблон

Для короткозамкнутой перемычки, представляемой как *i*-й идеальный источник нулевого напряжения и включенной между узлами *k* и *j* (рисунок 1.43, *a*), шаблон для матрицы *A* представлен на рисунке 1.43, *б*.



Рисунок 1.43 – Шаблон для перемычки: *а* – фрагмент схемы; *б* – *MNA*-шаблон

Для *i*-го реального источника напряжения с ЭДС *E* и внутренним сопротивлением *r*, подключенного положительным выводом к узлу *k*, а отрицательным к узлу *j* (рисунок 1.44, *a*), шаблон для матрицы *A* (слева) и матрицы *z* (справа) представлен на рисунке 1.44,  $\delta$ .



Рисунок 1.44 – Шаблон для реального источника напряжения: *а* – фрагмент схемы; *б* – *MNA*-шаблон

Для идеального источника тока J, подключенного положительным выводом к узлу j, а отрицательным к узлу k (рисунок 1.45, a), шаблон для матрицы A (слева) и матрицы z (справа) представлен на рисунке 1.45,  $\delta$ .



Рисунок 1.45 – Шаблон для идеального источника тока: *a* – фрагмент схемы; *б* – *MNA*-шаблон

Для конденсатора или катушки индуктивности, включенных между узлами k и j и представленных в виде дискретных схемных моделей Нортона (рисунок 1.46, a), шаблон для матрицы A (слева) и матрицы z (справа) представлен на рисунке 1.46,  $\delta$ .

Таким образом, расчет цепи модифицированным методом узловых потенциалов заключается в формировании и решении матричного уравнения (1.36) и определении потенциалов узлов цепи и токов через независимые источники напряжения.



Рисунок 1.46 – Шаблон для дискретной схемной модели Нортона

Решение матричного уравнения.

Для решения системы линейных алгебраических уравнений (СЛАУ), соответствующей матричному уравнению (1.36) для линейной электрической цепи, в настоящее время разработаны разнообразные математические методы, из которых наиболее широко применяются:

- метод обратной матрицы;
- метод исключения Гаусса;
- метод *LU*-разложения;

Метод обратной матрицы (англ. matrix inversion).

Суть этого метода заключается в использовании матрицы, обратной матрице A, для вычисления матрицы неизвестных x на основании выражения

$$\boldsymbol{x} = \boldsymbol{A}^{-1}\boldsymbol{z}. \tag{1.40}$$

Для вычисления обратной матрицы может быть использовано правило Крамера, предложенное Г. Крамером в 1750 г. [18] (англ. *Cramer's Rule*) и основанное на вычислении соответствующих определителей матриц. Но при моделировании электрических цепей этот метод используется редко, так как процедура вычисления обратной матрицы крайне неэффективна для матриц большого размера, соответствующих схемам цепей с большим числом узлов. Например, для матрицы размерностью 15 × 15 для вычисления определителя потребуется выполнить  $(15 - 1)15! = 1,83 \cdot 10^{13}$  умножений [18].

Метод исключения Гаусса (англ. Gaussian Elimination).

Метод исключения предложен Гауссом в 1809 г. [18] и требует намного меньше вычислительных затрат, чем метод обратной матрицы.

Суть метода заключается в трансформации матрицы A в верхнюю треугольную матрицу, в которой все элементы ниже главной диагонали равны нулю. Затем для нахождения матрицы неизвестных x используется обратная подстановка.

Метод LU-разложения.

Метод *LU*-разложения [9] (метод *LU*-факторизации [13]) является модификацией метода исключения Гаусса. Суть этого метода заключается в разложении матрицы A размерности  $n \times n$  на две матрицы: нижнюю треугольную матрицу L и верхнюю треугольную матрицу U:

$$\boldsymbol{A} = \boldsymbol{L}\boldsymbol{U} \ . \tag{1.41}$$

Для разложения широко применяются два алгоритма: алгоритм Краута (англ. *Crout's algorithm*) и алгоритм Дулиттла (англ. *Doolittle's algorithm*) [17].

Алгоритм Краута состоит из следующих шагов [13, 17]:

1) вычислить элементы матрицы  $l_{j1}$ , находящиеся в первом столбце матрицы L:

$$l_{j1} = a_{j1}, j = 1, ..., n;$$
 (1.42)

2) вычислить элементы матрицы  $u_{1j}$ , находящиеся в первой строке матрицы U:

$$u_{1j} = \frac{1}{l_{11}} a_{1j}, j = 2, \dots, n; \qquad (1.43)$$

3) присвоить переменной k начальное значение k = 2;

4) вычислить элементы матрицы  $l_{ik}$ , находящиеся в k -м столбце матрицы L:

$$l_{jk} = a_{jk} - \sum_{m=1}^{k-1} l_{jm} \cdot u_{mk} , j = k, ..., n ;$$
 (1.44)

5) если k = n, то разложение завершено, иначе – перейти к шагу 6; 6) вычислить элементы матрицы  $u_{kj}$ , находящиеся в *k*-й строке матрицы **U**:

$$u_{kj} = \frac{1}{l_{kk}} (a_{kj} - \sum_{m=1}^{k-1} l_{km} u_{mj}), j = k+1, \dots, n;$$
(1.45)

7) увеличить на 1 значение переменной k: k = k + 1 и перейти к шагу 4.

Например, матрице 
$$\boldsymbol{A} = \begin{bmatrix} 2 & 4 & 4 & 2 \\ 3 & 3 & 12 & 6 \\ 2 & 4 & -1 & 2 \\ 4 & 2 & 1 & 1 \end{bmatrix}$$
 в соответствии с алгоритмом

Краута соответствуют две треугольные матрицы [13]:

$$\boldsymbol{L} = \begin{bmatrix} 2 & 0 & 0 & 0 \\ 3 & -3 & 0 & 0 \\ 2 & 0 & -5 & 0 \\ 4 & -6 & -19 & -9 \end{bmatrix} \\ \boldsymbol{H} \boldsymbol{U} = \begin{bmatrix} 1 & 2 & 2 & 1 \\ 0 & 1 & -2 & -1 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 1 \end{bmatrix}.$$

Затем производится вычисление матрицы неизвестных посредством решения матричного уравнения:

$$\mathbf{z} = L\mathbf{U}\mathbf{x} \,, \tag{1.46}$$

для чего выполняется прямая и обратная подстановка.

Прямая подстановка заключается в вычислении вспомогательной матрицы **у**, определяемой выражением:

$$\boldsymbol{y} = \boldsymbol{U}\boldsymbol{x}.\tag{1.47}$$

......

Элементы матрицы *y<sub>i</sub>* определяются следующим выражением [17]:

$$y_i = (z_i - \sum_{j=1}^{i-1} l_{ij} y_j) / l_{ii}, \, l_{ii} = 1, i = 1, \dots, n \,.$$
(1.48)

Обратная подстановка заключается в решении уравнения (1.47). Так как матрица U представляет верхнюю треугольную матрицу, то элементы матрицы x определяются следующим выражением [17]:

$$x_i = y_i - \sum_{j=i+1}^n u_{ij} x_j, \, i = n, n-1, \dots, 1.$$
(1.49)

Число операций, требуемых для решения СЛАУ методом исключения Гаусса или LU-разложения, равно примерно  $n^3/3$  [9].

Если при выполнении разложения ведущий [9] (центровой [13]) элемент (англ. *pivot*) матрицы  $l_{kk} = 0$  или элемент матрицы  $a_{11} = 0$ , то вычисление выражения (1.45) или (1.43) становится невозможным и следует поменять местами строки, а возможно и столбцы матрицы, для того, чтобы переместить ненулевой элемент в ведущую позицию и продолжить разложение. Эта операция называется выбор ведущего элемента (англ. *pivoting*).

Если элемент  $a_{11} = 0$ , то необходимо найти *i*-ю строку в матрице **A**, для которой  $a_{i1} \neq 0$ . Если такая строка не может быть найдена, то это означает, что все элементы в первом столбце матрицы **A** равны нулю, т. е. определитель матрицы  $|\mathbf{A}| = 0$  и процесс решения должен быть прерван. После нахождения соответствующей строки необходимо поменять местами первую и *i*-ю строки в матрицах **A** и **z**.

Если элемент  $l_{kk} = 0$ , то выбор ведущего элемента заключается в поиске *s*-ой строки (s = k + 1, ..., n), для которой

$$l_{sk} = a_{sk} - \sum_{m=1}^{k-1} l_{sm} \cdot u_{mk} \neq 0.$$
 (1.50)

После нахождения соответствующей строки необходимо поменять местами *k*-е и *s*-е строки в матрицах *A* и *z*. Также выбор ведущего элемента позволяет минимизировать ошибки округления при вычислениях.

Преимущества метода LU-разложения по сравнению с методом исключения Гаусса заключаются [13] в меньшей ошибке округления, а также в том, что вычисление матрицы неизвестных **x** при изменении только матрицы источников **z** сводится к выполнению прямой и обратной подстановки. Также возможно применение метода LU-разложения при работе с разреженными матрицами.

В типичной электрической цепи число компонентов обычно в два-три раза больше числа узлов. В такой системе в матрице A число ненулевых элементов матрицы составляет малую часть от полного числа элементов. Такие матрицы, в которых большинство элементов нулевые, называются разреженными (англ. *sparse matrix*). Алгоритмы работы с разреженными матрицами позволяют не производить операций с нулевыми элементами и не хранить их. В этом случае требуемые число операций и объем памяти растут линейно с увеличением размера матрицы n, в то время как для заполненных матриц оно пропорционально  $n^3/3$  (и  $n^2$  для памяти) [9]. В пакете *LTspice* для работы с разреженными матрицами используется *SPARSE matrix solver*, который генерирует программный код для выполнения матричных операций в процессе моделирования с целью повышения быстродействия.

Пример расчета цепи методом MNA.

В качестве примера применения модифицированного метода узловых потенциалов для расчета линейной электрической цепи постоянного тока можно рассмотреть расчет цепи, схема которой приведена на рисунке 1.47.

Параметры элементов цепи:

 $E = 1 \text{ B}, J = 1 \text{ A}, R_1 = 5 \text{ Om}, R_2 = 10 \text{ Om}.$ 

Рассматриваемая схема содержит 2 узла (не считая «земли»), 3 ветви, независимый источник напряжения и независимый источник тока, т. е. n = 2, m = 1. Матрица **G** имеет размерность  $2 \times 2$ .

$$\boldsymbol{G} = \begin{bmatrix} \frac{1}{R_1} & -\frac{1}{R_1} \\ -\frac{1}{R_1} & \frac{1}{R_1} + \frac{1}{R_2} \end{bmatrix}.$$
 (1.51)

Матрица **В** имеет размерность  $2 \times 1$ .

$$\boldsymbol{B} = \begin{bmatrix} 1\\ 0 \end{bmatrix}, \tag{1.52}$$

так как положительный вывод источника напряжения Е подключен к узлу 1.

Матрица C имеет размерность  $1 \times 2$  и является транспонированной матрицей B:

$$\boldsymbol{\mathcal{C}} = \begin{bmatrix} 1 & 0 \end{bmatrix}. \tag{1.53}$$



Рисунок 1.47 – Расчетная схема электрической цепи

Так как в цепи отсутствуют зависимые источники, то матрица D, имеющая размерность  $1 \times 1$ , является нулевой:

$$\boldsymbol{D} = \begin{bmatrix} 0 \end{bmatrix} . \tag{1.54}$$

Матрица z имеет размерность  $3 \times 1$ , причем верхние два элемента равны току источника тока, втекающему в узлы 1 и 2, а нижний элемент равен ЭДС источника напряжения E:

$$\mathbf{z} = \begin{bmatrix} 0\\ J\\ F \end{bmatrix}. \tag{1.55}$$

Матрица *х* имеет размерность 3 × 1 и содержит неизвестные потенциалы узлов и неизвестный ток через источник напряжения:

$$\boldsymbol{x} = \begin{bmatrix} \boldsymbol{\varphi}_1 \\ \boldsymbol{\varphi}_2 \\ \boldsymbol{I}_E \end{bmatrix}. \tag{1.56}$$

Матричное уравнение (1.36) для рассматриваемой цепи будет иметь вид

$$\begin{bmatrix} \frac{1}{R_1} & -\frac{1}{R_1} & 1\\ -\frac{1}{R_1} & \frac{1}{R_1} + \frac{1}{R_2} & 0\\ 1 & 0 & 0 \end{bmatrix} \cdot \begin{bmatrix} 0\\ J\\ E \end{bmatrix} = \begin{bmatrix} \varphi_1\\ \varphi_2\\ I_E \end{bmatrix}.$$
 (1.57)

После подстановки численных значений матричное уравнение (1.57) преобразуется к виду

$$\begin{bmatrix} 0,2 & -0,2 & 1\\ -0,2 & 0,3 & 0\\ 1 & 0 & 0 \end{bmatrix} \cdot \begin{bmatrix} \varphi_1\\ \varphi_2\\ I_E \end{bmatrix} = \begin{bmatrix} 0\\ 1\\ 1 \end{bmatrix}.$$
 (1.58)

Для решения уравнения (1.58) можно воспользоваться методом обратной матрицы:

$$\boldsymbol{x} = \boldsymbol{A}^{-1} \cdot \boldsymbol{z} = \begin{bmatrix} 1\\ 4\\ 0,6 \end{bmatrix}. \tag{1.59}$$

Таким образом, потенциал узла 1 равен  $\phi_1 = 1$  В, потенциал узла 2 равен  $\phi_2 = 4$  В, а ток через источник напряжения *E* равен  $I_E = 0,6$  А.

Вычисленные значения потенциалов узлов могут быть использованы для расчета токов остальных ветвей цепи с помощью закона Ома для участка цепи.

## Алгоритм моделирования электрической цепи в LTspice.

Метод дискретных схемных моделей и модифицированный метод узловых потенциалов, позволяющий использовать в качестве элементов схемы замещения идеальные источники ЭДС, являются составной частью технологии моделирования электрических цепей в пакете *LTspice*. Эта технология основана на алгоритме, реализованном в универсальном симуляторе *SPICE* версии *3F5* [4] (рисунок 1.48).

Во внутреннем цикле (блоки 2–7) происходит поиск решения для нелинейной электрической цепи. При этом предварительно выполняется линеаризация цепи – нелинейные элементы (например, полупроводниковые диоды) заменяются их эквивалентными линейными моделями.

Для расчета полученной линейной цепи используется модифицированный метод узловых потенциалов в матричной форме. Для ускорения математических операций с матрицами широко используются приемы работы с разреженными матрицами (англ. sparse matrix).

Для достижения сходимости (англ. convergence) решения может потребоваться выполнение множества итераций. Если сходимость не достигнута за определенное число шагов, то временной шаг автоматически уменьшается и расчет повторяется заново. Но если временной шаг при этом становится меньше предельно допустимого значения, то выдается предупредительное сообщение «*Time step too small*» и процесс расчета останавливается. В этом случае для успешного выполнения моделирования необходимо скорректировать настройки симулятора и/или схему электрической цепи.



Рисунок 1.48 – Процесс моделирования электрической цепи

Для изменения настроек симулятора *LTspice* следует щелкнуть левой кнопкой мыши по кнопке **भ** на панели инструментов или выполнить команду *Control Panel* меню *Simulate* панели команд.

В открывшемся окне следует выбрать вкладку SPICE (рисунок 1.49).

Operation	1 1	Hacks!	Internet		
Netlis	t Options	🔛 Wave	Waveforms		
🛃 Compression	💉 Save Defaults	SPICE T	Drafting Options		
Default Integr trape modif	ation Method zoidal ied trap	Gmin: Abstol:	1e-012 1e-012		
🔘 Gear		Reltol:	0.001		
Default DC so	lve strategy	Chgtol:	1e-014		
Noop	biter	Trtol[*]	1		
Skip	Gmin Stepping	Volttol	1e-006		
Engine			0.001		
Max thre	ads: 2	MinDeltaGmin:	0.0001		
Matrix Comp	oiler: object code	Accept 3K4 as     No B	3.4K[*] 🔽 ypass[*] 🔽		
[*] Settir	ngs remembered bet Reset to De	ween program invocatio	ons.		

Рисунок 1.49 – Окно панели управления *LTspice* 

Для достижения сходимости путем снижения точности расчета можно, например, увеличить значения параметров *Reltol*, *Abstol*, *Volttol*, onpedensющих относительную погрешность вычислений и абсолютные погрешности вычисления токов и напряжений соответственно.

Также для достижения сходимости можно выбрать менее точный, но более устойчивый метод численного интегрирования Гира (*Gear*) (опция симулятора *Default Integration Method*) вместо используемого по умолчанию модифицированного метода трапеций (*modified trap*), что часто применяется при моделировании силовых цепей.

Во вкладке *SPICE* возможен выбор одного из двух предлагаемых алгоритмов расчета: стандартного (*normal solver*) или альтернативного (*alternate solver*). При выборе альтернативного варианта скорость вычислений уменьшается в два раза, но при этом точность внутренних вычислений повышается в тысячу раз за счет снижения ошибок округления при операциях с разреженными матрицами.

Для сглаживания нелинейностей и разрывов в схему можно добавить паразитные элементы, например:

- *RC*-цепочки, включенные параллельно диодам;

- паразитные емкости для всех *pn*-переходов.

Если сходимость не достигается при расчете начальной рабочей точки, то этот этап анализа может быть пропущен путем задания соответствующей опции *UIC* для симулятора и использования в расчете заданных пользователем начальных условий.

Внешний цикл (блоки 8–10) совместно с внутренним циклом выполняет численный анализ переходных процессов в рассматриваемой электрической цепи, при этом реактивные элементы заменяются их эквивалентными моделями, и выбирается оптимальный временной шаг. Динамический выбор шага производится для повышения точности и для уменьшения длительности расчета. Если напряжения и токи в цепи быстро изменяются, то временной шаг будет уменьшен для поддержания требуемой точности. Если же токи и напряжения медленно изменяются, то временной шаг будет увеличен для сокращения времени моделирования.

## 1.4 Анализ результатов моделирования

Наблюдать диаграммы сигналов в различных точках схемы можно как в процессе моделирования, так и после его завершения. В первом случае процесс моделирования несколько растягивается, т. к. процессор компьютера загружается дополнительными операциями вывода изображения.

Поместить диаграмму в окно плоттера можно тремя способами:

- непосредственно зондируя схему;
- через команду Visible Traces меню Plot Settings панели команд;

- через команду Add Trace меню View панели команд.

Чтобы посмотреть форму кривой напряжения относительно «земли» на произвольном узле (проводнике) схемы, надо приблизить к нему курсор мыши. Оказавшись в районе проводника, курсор трансформируется в щуп красного цвета. Одновременно в строке подсказки, расположенной в левой нижней части окна, отображается приглашение щелкнуть левой кнопкой мыши для вывода диаграммы напряжения в окно плоттера.

В данном случае (рисунок 1.50) в окне плоттера выводится потенциал узла N004 – напряжение между узлом N004 и «землей». После щелчка левой кнопкой мыши в окне плоттера будет построена соответствующая временная диаграмма потенциала узла N004, которой будет присвоено название V(n004) (рисунок 1.51).



Рисунок 1.50 – Отображение диаграммы потенциала узла N004



Рисунок 1.51 – Диаграмма потенциала узла N004

Сама диаграмма и ее название имеют одинаковый цвет, который выбирается автоматически. Цвет может быть изменен вручную в окне редактирования выражения *Expression Editor*, которое можно вызвать, щелкнув правой кнопкой мыши по названию диаграммы (рисунок 1.52).

Default Color:	-	Attached Cursor:	(none)	-	OK
Enter an algebrai	c expression to	plot:			Cancel
V(n004)					1
					-

Рисунок 1.52 – Окно редактирования выражения

При удалении курсора от выбранного узла он превратится в перекрестие и, соответственно, вновь трансформируется в щуп при приближении к любому узлу схемы.

Чтобы просмотреть кривую напряжения между узлами требуется, щелкнув левой кнопкой мыши по первому узлу и не отпуская левую кнопку мыши, переместить курсор ко второму узлу. По мере перемещения щуп сначала окрасится в серый цвет, а затем, вблизи второго узла, – в черный цвет. После этого необходимо отпустить левую кнопку мыши. Для примера на рисунке 1.53 показана диаграмма напряжения между узлами N002 и N004.



Рисунок 1.53 – Диаграмма напряжения между узлами N002 и N004

Чтобы увидеть токи в компонентах схемы, достаточно навести курсор на компонент или подвести к одному из выводов компонента, имеющего более двух выводов. Курсор трансформируется в токовые клещи (рисунок 1.54), причем красная стрелка будет показывать условно положительное направление тока.



Рисунок 1.54 – Отображение тока в резисторе R3

Теперь для того, чтобы посмотреть диаграмму тока, достаточно щелкнуть левой кнопкой мышки. На рисунке 1.55 приведена диаграмма тока в резисторе *R3*.



Рисунок 1.55 – Диаграмма тока в резисторе R3

Возможно совмещение нескольких диаграмм сигналов в одном окне (рисунок 1.56).



Рисунок 1.56 – Совмещенные диаграммы потенциала узла *N004* и тока в резисторе *R3* 

Для просмотра диаграммы мгновенной мощности, выделяемой на компоненте, следует нажать клавишу *Alt* и, удерживая ее, подвести курсор мыши к компоненту, при этом курсор трансформируется в «термометр» (рисунок 1.57). После щелчка левой кнопкой мыши в окне плоттера отобразится соответствующая диаграмма мгновенной мощности

$$p = ui, \tag{1.60}$$

где u — мгновенное значение напряжения на компоненте, i — мгновенное значение тока через компонент.

Мгновенная мощность, выделяющаяся на резисторе, всегда положительна и характеризует необратимый процесс поглощения энергии. На реактивном элементе мгновенная мощность положительна при поступлении энергии в магнитное поле катушки или электрическое поле конденсатора, и отрицательна – при возвращении энергии из этого поля.



Рисунок 1.57 – Отображение мгновенной мощности в резисторе R3

На рисунке 1.58 показана диаграмма мгновенной мощности, выделяемой на резисторе *R3*.



Рисунок 1.58 – Диаграмма мгновенной мощности в резисторе R3

Для выбора нужного графика из списка всех возможных графиков можно воспользоваться доступными при активном окне плоттера командами Visible Traces меню Plot Settings и Add Trace меню View панели команд (или выбрать их из контекстного меню, появляющегося при щелчке правой кнопкой мыши в активном окне плоттера).

Вычислить среднее значение мощности, а также средние и действующие значения напряжений и токов можно только после окончания моделирования. Усреднение производится за весь период времени, отображаемый в окне плоттера. Чтобы воспользоваться функцией усреднения, достаточно нажать клавишу *Ctrl* и, удерживая ее, щелкнуть левой кнопкой по интересующему выражению.

Для напряжений и токов рассчитываются среднее (Average) и действующее (RMS) значения (рисунок 1.59, *a*). Для периодического сигнала среднее за период значение измеряется амперметрами или вольтметрами магнитоэлектрической системы, а действующее значение – электромагнитной или электродинамической систем.

Для мощности рассчитывается средняя мощность (Average) и энергия (Integral) (рисунок 1.59, б) за отображаемый период времени. Для периодического сигнала среднее за период значение мощности соответствует активной мощности, которая измеряется ваттметрами электродинамической системы и характеризует среднюю скорость преобразования электромагнитной энергии в другие формы энергии (тепловую, механическую, химическую и др.).

Vaveform: V(n004	) 🔀	Waveform: V(N00	5)*I(R3)
Interval Start:	Os	Interval Start:	Os
Interval End:	80ms	Interval End:	80ms
Average:	17.817V	Average:	6.6341W
RMS:	17.834V	Integral:	530.73mJ

Рисунок 1.59 – Значения за отображаемый период времени	1:
а - среднее и действующее значения; б - средняя мощность и энерг	гия

Для настройки временного интервала, отображаемого на диаграмме и используемого для определения средних и действующих значений напряжений и токов, а также мощности и энергии, можно нажать левую кнопку мыши в рабочей области плоттера, после чего курсор превратится в «лупу», а затем, не отпуская нажатой кнопки мышки, выделить требуемый фрагмент диаграммы. В качестве альтернативы можно навести курсор на временную ось диаграммы, после чего он трансформируется в линейку. Теперь, щелкнув левой кнопкой мышки, можно вызвать окно настройки горизонтальной оси (рисунок 1.60) – *Horizontal Axis*.

Horizontal Axis		
Quantity Plotted: time		
	Axis Limits	
Left: Os	tick: 8ms	Right: 80ms
C Logarithmic	Cancel	OK

Рисунок 1.60 – Окно настройки горизонтальной оси плоттера

В этом окне можно выставить:

- левую (*Left*) временную границу;
- правую (*Right*) временную границу;
- цену деления (tick).

Аналогичным образом можно настраивать верхнюю (*top*) и нижнюю (*bottom*) границы для вертикальной оси (рисунок 1.61). В настройках горизонтальной оси, в отличие от вертикальной, есть дополнительная строчка – *Quantity Plotted*. В эту строчку записывается базовая переменная величина, которая формирует горизонтальную развертку в окне плоттера.

Vertical Axis		×
Axis Limits		ОК
Top:	20V	
Tick:	2V	Cancel
Bottom:	0V	
	🗖 Logarithmic	

Рисунок 1.61 – Окно настройки вертикальной оси плоттера

По умолчанию такой переменной величиной является время (*time*), но в качестве ее можно использовать любую другую переменную, вычисляемую при моделировании схемы. Описанная возможность используется при визуализации различных функциональных зависимостей, характерных для анализируемой схемы.

## 2 ИСПОЛЬЗОВАНИЕ *LTSPICE* ДЛЯ РАСЧЕТА ПЕРЕХОДНОГО ПРОЦЕССА В ЛИНЕЙНОЙ ЭЛЕКТРИЧЕСКОЙ ЦЕПИ ПЕРВОГО ПОРЯДКА ПРИ ПОСТОЯННОМ ВХОДНОМ ВОЗДЕЙСТВИИ

## 2.1 Постановка задачи

Линейная электрическая цепь (рисунок 2.1), состоящая из последовательно соединенных резистора и полностью разряженного конденсатора, при коммутации подключается к источнику постоянной ЭДС. Параметры цепи (ЭДС источника, сопротивление резистора и емкость конденсатора) приведены в таблице 2.1.

# Таблица 2.1 – Значения параметров элементов исследуемой цепи

Параметры	Е, В	<i>R</i> ,	С,
элементов цепи		кОм	мκΦ
Значения	100	100	100

Задача расчета переходного процесса в рассматриваемой цепи заключается в определении кривой изменения напряжения на конденсаторе во время переходного процесса с использованием программного пакета *LTspice*.

Для моделирования переходного процесса в пакете *LTspice* необходимо *E* предварительное определение для исследуемой цепи независимых начальных условий.

В рассматриваемом случае до коммутации конденсатор полностью разряжен  $(u_c(0 -) = 0)$ , т.е. в схеме имеют место нулевые начальные условия.

Важно отметить тот факт, что для

моделирования переходного процесса не требуется предварительное определение зависимых начальных условий в рассматриваемой цепи.

## 2.2 Решение задачи в LTspice

Для анализа переходного процесса в пакете *LTspice* необходимо моделировать работу рассматриваемой электрической цепи после коммутации.



Рисунок 2.1 – Схема исследуемой линейной электрической цепи

Для этого после запуска программного пакета *LTspice* и создания нового документа в открывшемся окне схемного редактора необходимо собрать схему исследуемой электрической цепи при замкнутом положении ключа (рисунок 2.2).

Сначала необходимо разместить на рабочем поле элементы электрической цепи (рисунок 2.3).





Рисунок 2.2 – Схема цепи после коммутации

Рисунок 2.3 – Размещение элементов схемы в окне схемного редактора

При размещении элементов может потребоваться повернуть конденсатор так, чтобы указанное стрелкой положительное направление напряжения на



Рисунок 2.4 – Соединение элементов между собой в соответствии со схемой исследуемой цепи конденсаторе совпало с направлением, указанным на рисунке 2.2.

Также обязательно присутствие на схеме компонента Земля, потенциал которого при расчете цепи принимается равным нулю.

Затем необходимо соединить элементы цепи между собой в соответствии со схемой электрической цепи после коммутации (рисунок 2.4).

После того, как элементы размещены и соединены между собой, требуется указать их номиналы.

Для идеального источника ЭДС V1 необходимо указать значение постоянной ЭДС (100) и нулевое внутреннее сопротивление (0) (рисунок 2.5).

		OK
DC value[V]:	100	
Color Devidence (O)	d	Cancel
Selles Resistance[12].	ч	

Рисунок 2.5 – Указание параметров источника постоянной ЭДС

Для резистора *R1* требуется указать только значение его сопротивления (*100K*) (рисунок 2.6, *a*).

Для конденсатора C1 необходимо указать значение емкости (100u) и начального напряжения (IC = 0) (рисунок 2.6,  $\delta$ ).





На рисунке 2.7 представлена собранная послекоммутационная схема исследуемой электрической цепи с указанными параметрами элементов.

Длительность протекания переходного процесса в цепи первого порядка, т.е. в электрической цепи, содержащей один реактивный элемент, определяется постоянной времени цепи. Постоянная времени характеризует скорость изменения токов и напряжений в цепи при переходном процессе.

Для рассматриваемой цепи постоянная времени

τ

$$= RC = 100 \text{ c.}$$
 (2.1)



Рисунок 2.7 – Собранная схема цепи

Так как переходной процесс практически завершается за время  $3-5\tau$ , то при задании настроек моделирования переходных процессов (*Transient*) (рисунок 2.8) целесообразно указать время остановки моделирования (*Stop Time*) –  $3\tau = 30$  с.

Так как требуется изучить весь ход переходного процесса, то можно задать время начала сбора данных (*Time* to Start Saving Data), равное нулю, что соответствует значению этого параметра по умолчанию.

Также следует указать на необходимость пропуска предварительного расчета схемы по постоянному току (*Skip Initial operating point solution*).

Perform a non-linear, time-domain simulation. Stop Time: 30 Time to Start Saving Data: 0 Maximum Timestep: Start external DC supply voltages at 0V: Stop simulating if steady state is detected: Don't reset T=0 when steady state is detected: Step the load current source: Step the load current source: Step Initial operating point solution: Step Initi	m a non-lin				DC OP Pric	
Stop Time: 30 Time to Start Saving Data: 0 Maximum Timestep: Start external DC supply voltages at 0V: Stop simulating if steady state is detected: Don't reset T=0 when steady state is detected: Step the load current source: Stip Initial operating point solution: Skip Initial operating point solution:		iear, time-	-doma	ain simulal	ion.	
Time to Start Saving Data: 0 Maximum Timestep: Start external DC supply voltages at 0V: Stop simulating if steady state is detected: Don't reset T=0 when steady state is detected: Step the load current source: Step the load current source: Skip Initial operating point solution: Skip Initial operating point solution:		Stop Ti	ime:	30		
Maximum Timestep: Start external DC supply voltages at 0V: Stop simulating if steady state is detected: Don't reset T=0 when steady state is detected: Step the load current source: Step the load current source:	ne to Start S	Saving D	ata:	0		
Start external DC supply voltages at 0V: Stop simulating if steady state is detected: Don't reset T=0 when steady state is detected: Step the load current source: Step Initial operating point solution: Skip Initial operating point solution:	Maximu	um Times	tep:	1		
Stop simulating if steady state is detected: Don't reset T=0 when steady state is detected: Step the load current source: Skip Initial operating point solution: Skip Initial operating point solution:	supply vol	Itages at I	0V: [			
Don't reset T=0 when steady state is detected: Step the load current source: Skip Initial operating point solution:	teady state	e is detec	ted: [			
Step the load current source: 🕅 Skip Initial operating point solution: 🔽	teady state	e is detec	ted: [			
Skip Initial operating point solution: 🔽	the load cu	irrent sou	irce: [			
	operating p	oint solut	tion:	1		
ntax: .tran <tprint> <tstop> [<tstart> [<tmaxstep>]] [<option> [<option></option></option></tmaxstep></tstart></tstop></tprint>	p> [ <tstart< td=""><td>&gt; (<tma)< td=""><td>(step)</td><td>&gt;]] [<optio< td=""><td>n&gt; [<option>]]</option></td><td>í.</td></optio<></td></tma)<></td></tstart<>	> ( <tma)< td=""><td>(step)</td><td>&gt;]] [<optio< td=""><td>n&gt; [<option>]]</option></td><td>í.</td></optio<></td></tma)<>	(step)	>]] [ <optio< td=""><td>n&gt; [<option>]]</option></td><td>í.</td></optio<>	n> [ <option>]]</option>	í.
an 0.20 Quin			51925 <b>1</b> 9			1
an 0 30 0 uic						
Cancel						

Рисунок 2.8 - Настройки моделирования

Необходимо отметить, что при изменении исходных данных может потребоваться коррекция времени моделирования для более наглядного отображения хода переходного процесса. Это вызвано тем, что изменение значения сопротивления резистора или емкости конденсатора приводит к изменению значения постоянной времени, что влияет на длительность протекания переходного процесса в рассматриваемой электрической цепи.

Заданные настройки моделирования отобразятся в виде *SPICE*-директивы в окне схемного редактора рядом с собранной схемой (рисунок 2.9).

## .tran 0 30 0 uic

#### Рисунок 2.9 - SPICE-директива настроек моделирования

После задания настроек собранная схема исследуемой электрической цепи полностью готова к моделированию.

После окончания моделирования следует отобразить диаграмму напряжения на конденсаторе (рисунок 2.10), соответствующего в рассматриваемом случае потенциалу узла *N002*, который соединен с положительно заря-

женной обкладкой конденсатора (обкладка конденсатора, несущая отрицательный заряд, соединена с «землей» — точкой цепи, потенциал которой принят за «ноль»).

Диаграмма напряжения на конденсаторе во время переходного процесса отображена на рисунке 2.11. Эта диаграмма иллюстрирует экспоненциальное возрастание напряжения на конденсаторе при его заряде через резистор от источника постоянного напряжения.

Для проверки точности полученного решения необходимо сравнить результаты моделирования с результатами аналитического решения рассматриваемой задачи классическим методом.



## .tran 0 30 0 uic

Рисунок 2.10 – Отображение диаграммы напряжения на конденсаторе

Классический метод расчета переходных процессов заключается в решении неоднородного дифференциального уравнения электрического состояния цепи после коммутации методами классической математики. Данный метод обладает физической наглядностью и удобен для расчета простых цепей.



Рисунок 2.11 – Диаграмма напряжения на конденсаторе

Для наглядного сравнения полученного результата моделирования с точным результатом классического метода

$$u_{\rm C}(t) = E(1-e^{-t/\tau}) = 100 \cdot (1-e^{-t/10})$$
 (2.2)

необходимо добавить диаграмму, определяемую соответствующим выражением (рисунок 2.12).

100\*(1-exp(-time/10))

Рисунок 2.12 – Выражение, определяющее диаграмму напряжения на конденсаторе, соответствующую аналитическому решению

Как видно из рисунка 2.13, результаты моделирования и аналитического расчета практически совпадают.



Рисунок 2.13 – Сравнение результатов моделирования и аналитического расчета

## 3 ИСПОЛЬЗОВАНИЕ *LTSPICE* ДЛЯ РАСЧЕТА ПЕРЕХОДНОГО ПРОЦЕССА В ЛИНЕЙНОЙ ЭЛЕКТРИЧЕСКОЙ ЦЕПИ ВТОРОГО ПОРЯДКА ПРИ ПОСТОЯННОМ ВХОДНОМ ВОЗДЕЙСТВИИ

### 3.1 Постановка задачи и расчет независимых начальных условий

В линейной электрической цепи (рисунок 3.1), подключенной к источнику постоянной ЭДС, происходит коммутация (замыкание ключа) и возникает переходный процесс, вызванный невозможностью мгновенного изменения энергий магнитного поля катушки и электрического поля конденсатора при коммутации.



Рисунок 3.1 – Схема исследуемой линейной электрической цепи

Параметры элементов рассматриваемой цепи приведены в таблице 3.1.

Таблица 3.1-Значения параметров элементов исследуемой цепи

Параметры	<i>E</i> , B	$R_{I}$ ,	$R_2$ ,	$R_{3}$ ,	$R_4$ ,	$R_5$ ,	<i>L</i> ,	С,
элементов цепи		Ом	Ом	Ом	Ом	Ом	мГн	мкФ
Значения	30	16	12	11	20	23	450	260

Задача анализа переходного процесса заключается в определении кривых изменения тока в катушке индуктивности и напряжения на катушке во время переходного процесса с использованием пакета *LTspice*.

Для моделирования переходного процесса в пакете *LTspice* необходимо предварительное определение для исследуемой цепи независимых начальных условий.

Для расчета независимых начальных условий (тока в катушке до коммутации  $i_L(0-)$  и напряжения на конденсаторе до коммутации  $u_C(0-)$ ) необходимо составить схему замещения цепи до коммутации (рисунок 3.2), в которой заменить идеальную катушку индуктивности на перемычку, а конденсатор – на обрыв цепи. Указанные замены объясняются тем, что для постоянного тока идеальная катушка представляет собой участок цепи с нулевым сопротивлением, а конденсатор – участок цепи с бесконечно большим сопротивлением.



Рисунок 3.2 – Схема замещения цепи до коммутации для расчета независимых начальных условий

Расчет составленной схемы замещения заключается в применении для цепи постоянного тока законов Ома и Кирхгофа, в соответствии с которыми получаются следующие выражения для искомых независимых начальных условий:

$$i_L(0-) = \frac{E}{R_1 + R_3 + R_4} = 0,6383 \,\mathrm{A}\,,$$
 (3.1)

$$u_{\mathcal{C}}(0-) = E - i_{L}(0-) \cdot R_{1} = 19,7872 \text{ B}.$$
 (3.2)

Согласно законам коммутации такие же значения тока в катушке и напряжения на конденсаторе сохранятся и сразу после коммутации:

$$i_L(0-) = i_L(0+); (3.3)$$

$$u_{\mathcal{C}}(0-) = u_{\mathcal{C}}(0+) . \tag{3.4}$$

## 3.2 Решение задачи в LTspice

Для анализа переходного процесса в пакете *LTspice* необходимо моделировать работу послекоммутационной схемы.



Рисунок 3.3 - Схема цепи после коммутации

Для этого после запуска программного пакета *LTspice* и создания нового документа в открывшемся окне схемного редактора необходимо собрать схему исследуемой электрической цепи (рисунок 3.3).

Сначала необходимо разместить на рабочем поле элементы электрической цепи – источник ЭДС, резисторы, катушку индуктивности и конденсатор (рисунок 3.4).



Рисунок 3.4 – Размещение элементов схемы в окне схемного редактора

При размещении элементов при необходимости может потребоваться повернуть конденсатор и катушку индуктивности так, чтобы указанные стрелками на этих элементах положительное направление тока в катушке и положительное направление напряжения на конденсаторе совпадали с направлениями, указанными на рисунке 3.2.

Также обязательно присутствие на схеме компонента Земля, потенциал которого при расчете цепи принимается равным нулю.

Затем необходимо соединить элементы цепи между собой в соответствии со схемой электрической цепи после коммутации (рисунок 3.5).



Рисунок 3.5 – Соединение элементов между собой в соответствии со схемой исследуемой цепи

После того, как элементы размещены и соединены между собой, требуется указать их номиналы.

Для резисторов требуется указать только значения их сопротивлений (16, 12, 11, 20, 23 соответственно для  $R_1 - R_5$ ).

Для конденсатора необходимо указать значения емкости (260u) и начального напряжения (IC = 19.7872) (рисунок 3.6, a).

Для катушки необходимо указать значения индуктивности (450m) и начального тока (IC = 0.6383), а также нулевое последовательное сопротивление (0) (рисунок 3.6,  $\delta$ ).

Для идеального источника ЭДС необходимо указать значение постоянной ЭДС (30) и нулевое внутреннее сопротивление (0) (рисунок 3.7).

Собранная схема цепи с указанными параметрами элементов представлена на рисунке 3.8.



Рисунок 3.6 – Указание параметров элементов цепи: *a* – конденсатора, *б* – катушки индуктивности

		_
50 J 84		OK
DC value[V]:	30	Cancel
Series Resistance[Ω]:	0	
	1.33	Advanced

Рисунок 3.7 – Указание параметров источника постоянной ЭДС



Рисунок 3.8 - Собранная схема цепи

После окончания сборки схемы необходимо задать настройки моделирования переходных процессов (*Transient*) (рисунок 3.9):

- время остановки моделирования 80 мс;
- пропустить предварительный расчет схемы по постоянному току.

ransient	AC Analysis	DC sweep	Noise	DC	Transfer	DC op pnt
	Perf	orm a non-lin	ear, time-	doma	ain simulal	tion.
			Stop T	ime:	80m	
	ा	ime to Start S	Saving D	ata:	1	
		Maximu	um Times	tep:	Ĩ	
2	Start external D	C supply vol	tages at	0V: [		
SI	op simulating i	f steady state	e is detec	ted:		
Don't r	eset T=0 wher	n steady state	e is detec	ted: [		
	Ste	p the load cu	irrent sou	rce: 🛛		
	Skip Initia	al operating p	ioint solul	ion:	/	
ntax: .tra	n <tstop> [<or< td=""><td>otion&gt; (<optio< td=""><td>in&gt;]]</td><td></td><td></td><td></td></optio<></td></or<></tstop>	otion> ( <optio< td=""><td>in&gt;]]</td><td></td><td></td><td></td></optio<>	in>]]			
ran 80m u	c					
	-					

Рисунок 3.9 - Настройки моделирования

Заданные настройки моделирования отобразятся в виде *SPICE*-директивы в окне схемного редактора рядом с собранной схемой (рисунок 3.10).

## .tran 80m uic

Рисунок 3.10 - SPICE-директива настроек моделирования

Теперь собранная и настроенная схема полностью готова и можно запустить процесс моделирования.

После окончания моделирования для анализа его результатов следует отобразить диаграмму тока в катушке индуктивности (рисунок 3.11). Диаграмма, показывающая изменение тока катушки индуктивности при переходном процессе, приведена на рисунке 3.12.



Рисунок 3.11 - Отображение диаграммы тока в катушке индуктивности



Рисунок 3.12 – Диаграмма тока в катушке индуктивности

Результаты численных методов расчета переходных процессов всегда являются в той или иной степени приближенными. Для сравнения результата моделирования с точным результатом аналитического решения, полученного с помощью классического метода расчета переходных процессов,

$$i_{\rm L}(t) = 0.7958 + 0.1721 \cdot e^{-100.409 \cdot t} \cdot \sin(37.753 \cdot t + 246.22^{\circ})) \tag{3.5}$$

необходимо добавить диаграмму тока в катушке для точного аналитического решения, которая задается в соответствующем диалоговом окне (рисунок 3.13) в виде выражения

$$(0.7958 + 0.1721 * exp(-100.409 * time) * sin(37.753 * time * 360/(2*pi) + 246.22) \ ).$$

	Only list traces matching	OK
Available data:	Sterisks match colons	Cancel
V(n001) V(n002) V(n003) V(n004) V(n005) I(C1) I(C1) I(C1) I(C1) I(C1) I(C1) I(C1) I(C1) I(C1) I(C1) I(C1) I(C1) I(C1) I(C1) I(C1)		
Expression(s) to add:		

Рисунок 3.13 – Выражение, определяющее диаграмму напряжения на конденсаторе, соответствующую аналитическому решению

Для возможности визуального сравнения результатов численного и аналитического решения необходимо настроить вертикальную ось у диаграммы, соответствующей численному решению, задав нижний предел 620 мА (*620mA*), верхний предел 820 мА (*820mA*) и цену деления 20 мА (*20mA*) (рисунок 3.14).

Auda Lindas		p
Axis Limits		OK
Top:	820mA	
Tick:	20mA	Cancel
Bottom:	620mA	
	Logarithmic	

Рисунок 3.14 – Настройка вертикальной оси

Как видно из рисунка 3.15, после указанной настройки масштаба вертикальной оси графика результаты моделирования и аналитического расчета переходного процесса в рассматриваемой цепи с двумя реактивными элементами практически совпадают.



Рисунок 3.15 – Сравнение результатов моделирования и аналитического расчета

Для отображения кривой напряжения на катушке индуктивности необходимо добавить новое окно, выполнив команду *Add Plot Pane* меню *Plot Settings* панели команд, в котором построить диаграмму напряжения (рисунок 3.16), приведенную на рисунке 3.17.



Рисунок 3.16 – Отображение диаграммы напряжения на катушке



Рисунок 3.17 – Диаграмма напряжения на катушке индуктивности

Точный результат аналитического расчета переходного напряжения на катушке индуктивности определяется выражением

$$u_L(t) = 8.3087 \cdot e^{-100.409 \cdot t} \cdot \sin(37.753 \cdot t + 45.61^\circ)). \tag{3.6}$$

Из выражения (3.6) следует, что в анализируемой цепи наблюдается колебательный переходный процесс, при котором свободные составляющие токов и напряжений в цепи представляют собой затухающие синусоидальные колебания. Для сравнения полученного результата компьютерного моделирования с результатом классического метода расчета переходного процесса необходимо добавить диаграмму напряжения на катушке для аналитического решения, которая задается в виде выражения

## (8.3087\*exp(-100.409\*time)\*sin(37.753\*time\*360/(2\*pi)+45.61)).

Как видно из рисунка 3.18, результаты моделирования и аналитического расчета практически совпадают.



Рисунок 3.18 – Сравнение результатов моделирования и аналитического расчета

## 4 ИСПОЛЬЗОВАНИЕ *LTSPICE* ДЛЯ РАСЧЕТА ПЕРЕХОДНОГО ПРОЦЕССА В ЛИНЕЙНОЙ ЭЛЕКТРИЧЕСКОЙ ЦЕПИ ВТОРОГО ПОРЯДКА ПРИ СИНУСОИДАЛЬНОМ ВХОДНОМ ВОЗДЕЙСТВИИ

## 4.1 Постановка задачи

Электрическая цепь (рисунок 4.1), состоящая из последовательно соединенных резистора, конденсатора и катушки индуктивности, при замыкании ключа подключается к источнику синусоидальной ЭДС.



Рисунок 4.1 – Схема исследуемой линейной электрической цепи

Задача анализа переходного процесса в рассматриваемой цепи заключается в исследовании влияния частоты синусоидальной ЭДС и значения сопротивления резистора на характер переходного процесса.

Значения параметров элементов цепи приведены в таблице 4.1.

Таблица 4.1 – Значения параметров элементов исследуемой цепи

Параметры	<i>L</i> ,	C,	$E_m$ ,
элементов цепи	мГн	мκΦ	В
Значения	10	10	10

## 4.2. Решение задачи в *LTspice*

В рассматриваемой цепи имеют место нулевые независимые начальные условия, так как до момента начала переходного процесса конденсатор полностью разряжен ( $u_c(0-) = 0$ ), а ток в обмотке катушки индуктивности отсутствует ( $i_L(0-) = 0$ ). Для анализа переходного процесса в пакете *LTspice* необходимо моделировать работу послекоммутационной схемы (рисунок 4.2).



Рисунок 4.2 - Схема цепи после коммутации

Для этого после запуска программного пакета *LTspice* и создания нового документа в открывшемся окне схемного редактора необходимо собрать схему исследуемой электрической цепи.

Сначала необходимо разместить на рабочем поле элементы исследуемой электрической цепи – источник ЭДС, резистор, катушку индуктивности и конденсатор (рисунок 4.3).



Рисунок 4.3 – Размещение элементов схемы в окне редактора

Обязательно присутствие на схеме компонента *Земля*, потенциал которого при расчете цепи принимается равным нулю.

Затем необходимо соединить элементы цепи между собой в соответствии со схемой электрической цепи (рисунок 4.4).



Рисунок 4.4 – Соединение элементов между собой в соответствии со схемой исследуемой цепи

После того, как элементы размещены и соединены между собой, требуется указать их номиналы.

Для конденсатора необходимо указать значения емкости и нулевого начального напряжения (10u IC = 0) (рисунок 4.5).

apacitor - C1	2
Manufacturer: Part Number: Type:	OK Cancel
Select Capacitor	
Capacitor Properties	Concerned and
Capacitance[F]:	10u IC=0
Voltage Rating[V]:	
RMS Current Rating[A]:	
Equiv. Series Resistance[Ω]:	
Equiv. Series Inductance[H]:	
Equiv. Parallel Resistance[Ω]:	
Equiv. Parallel Capacitance[F]:	-

Рисунок 4.5 – Указание параметров конденсатора С1

Для катушки индуктивности необходимо указать значения индуктивности и нулевого начального тока (10m IC = 0), а также нулевого внутреннего сопротивления (рисунок 4.6).

Inductor - L1	X
Manufacturer: Part Number: Select Inductor	OK Cancel
Show F	'hase Dot 🕅
Inductor Properties	
Inductance[H]:	10m IC=0
Peak Current[A]:	· · · · · · ·
Series Resistance[ <b>Ω</b> ]:	
Parallel Resistance[Ω]:	
Parallel Capacitance[F]:	
(Series resistance defaults to	1mΩ)

Рисунок 4.6 – Указание параметров катушки индуктивности L1

В исследуемой цепи характер возникающего после коммутации переходного процесса (апериодический (монотонный) или колебательный) определяется соотношением между значением сопротивления резистора R и значением критического сопротивления  $R_{\rm кр}$ , определяемого при указанных исходных данных выражением:

$$R_{\rm kp} = 2\sqrt{\frac{L}{c}} = 2\sqrt{\frac{10^{-2}}{10^{-5}}} = 63,246 \,\,{\rm Om}.$$
 (4.1)

Наибольший интерес представляет случай  $R < R_{\rm kp}$ , связанный с появлением во время переходного процесса собственных затухающих синусоидальных колебаний с частотой  $f_0$ .

Для исследования такого режима необходимо задать значение сопротивления R = 4 Ом  $< R_{\rm kp}$ . Для этого необходимо указать соответствующее значение сопротивления резистора (рисунок 4.7).

Частота возникающих во время переходного процесса собственных колебаний определяется выражением:

$$f_0 = \frac{1}{2\pi} \sqrt{\frac{1}{LC} - \left(\frac{R}{2L}\right)^2} = 503,3 \,\Gamma \mathrm{\mu}. \tag{4.2}$$

Part Number:	OK
Select Resistor	Cancel
Resistor Properties	
	4
Resistance[Ω]:	-
Resistance[Ω]: Tolerance[%]:	

Рисунок 4.7 – Указание параметров резистора *R1* 

При этом характер переходного процесса зависит от соотношения между частотой колебаний источника f и частотой собственных колебаний  $f_0$ . Для исследования случая  $f \ll f_0$  значение частоты источника f = 50 Гц (рисунок 4.8).

Functions		DC Value
🔘 (none)	DC value:	
PULSE(V1 V2 Tdelay Trise Tfall Ton F	Make this information visible on schematic: 📝	
SINE(Voffset Vamp Freq Td Theta Phi		
EXPIV1 V2 Td1 Tau1 Td2 Tau2)	Small signal AC analysis(.AC)	
SFFM(Voff Vamp Fcar MDI Fsig)		AC Amplitude:
PwL(t1 v1 t2 v2)		AC Phase:
© PWL FILE:	Browse	Make this information visible on schematic: 📝
		Parasitic Properties
DC offset[V]:	0	Series Resistance[ <b>Ω</b> ]:
Amplitude[V]:	10	Parallel Capacitance[F]:
Frea[Hz]:	50	Make this information visible on schematic: 📝
Tdelau[s]:	0	
Theta[1/s]:	0	
Phildea):	0	
Noucles:	<u> </u>	
Ncycles:		
Additional PW	L Points	

Рисунок 4.8 – Окно настроек параметров источника ЭДС V1

Для настройки параметров источника синусоидальной ЭДС в окне задания параметров источника ЭДС следует щелкнуть левой кнопкой мыши по кнопке *Advanced*, а в появившемся окне расширенных настроек задать вид источника ЭДС – синусоидальный (*SINE*) и указать значение амплитуды источника (*10*) и частоты источника (*50*).

Время окончания моделирования следует задать равным 100 мс, для чего следует выполнить команду *Edit Simulation Cmd* меню *Simulate* панели команд и в открывшемся диалоговом окне (рисунок 4.9) следует указать время остановки моделирования (100m) и пропуск расчета независимых начальных условий (uic), затем щелкнуть для подтверждения левой кнопкой мыши по кнопке *OK* и выбрав удобное расположение, разместить *SPICE*-директиву в окне схемного редактора.

	C sweep	Noise	DC	Iranster	DC op pnt	
Perfor	m a non-lin	ear, time	-doma	ain simulat	ion.	
		Stop T	ime:	100m		
Tin	ne to Start S	Saving D	ata:	1		
	Maximu	um Times	tep:			
xternal DC	supply vol	tages at	0V: [			
ulating if s	teady state	e is detec	ted:			
=0 when s	teady state	e is detec	ted: [			
Step	he load cu	irrent sou	irce: [			
kip Initial (	operating p	ioint solul	tion: [	1		
op> ( <opti< td=""><td>on&gt; (<optio< td=""><td>n&gt;]]</td><td></td><td></td><td></td><td></td></optio<></td></opti<>	on> ( <optio< td=""><td>n&gt;]]</td><td></td><td></td><td></td><td></td></optio<>	n>]]				
	Perfor Tinr xternal DC nulating if s =0 when s Step I Step I ikip Initial ( op> [< optio	Perform a non-lin Time to Start : Maximu xternal DC supply vol ulating if steady state =0 when steady state Step the load cu Step the load cu ikip Initial operating p op> [ <option> [<optio< td=""><td>Perform a non-linear, time Stop T Time to Start Saving D Maximum Times Atemal DC supply voltages at sulating if steady state is detect =0 when steady state is detect Step the load current sou Step the load current sou ikip Initial operating point solu</td><td>Perform a non-linear, time-doma Stop Time: Time to Start Saving Data: Maximum Timestep: Atemal DC supply voltages at 0V: aulating if steady state is detected: =0 when steady state is detected: Step the load current source: (kip Initial operating point solution: (op&gt; [<option> [<option>]]</option></option></td><td>Perform a non-linear, time-domain simulat Stop Time: 100m Time to Start Saving Data: Maximum Timestep: Atemal DC supply voltages at 0V: sternal DC supply voltages at 0V: aulating if steady state is detected: Step the load current source: Step the load current source: Step</td><td>Perform a non-linear, time-domain simulation. Stop Time: 100m Time to Start Saving Data: Maximum Timestep: Maximum Timestep: sternal DC supply voltages at 0V: aulating if steady state is detected: Owhen steady state is detected: Step the load current source: Step Time: Step the load current source: Step Time: Step Time:</td></optio<></option>	Perform a non-linear, time Stop T Time to Start Saving D Maximum Times Atemal DC supply voltages at sulating if steady state is detect =0 when steady state is detect Step the load current sou Step the load current sou ikip Initial operating point solu	Perform a non-linear, time-doma Stop Time: Time to Start Saving Data: Maximum Timestep: Atemal DC supply voltages at 0V: aulating if steady state is detected: =0 when steady state is detected: Step the load current source: (kip Initial operating point solution: (op> [ <option> [<option>]]</option></option>	Perform a non-linear, time-domain simulat Stop Time: 100m Time to Start Saving Data: Maximum Timestep: Atemal DC supply voltages at 0V: sternal DC supply voltages at 0V: aulating if steady state is detected: Step the load current source: Step	Perform a non-linear, time-domain simulation. Stop Time: 100m Time to Start Saving Data: Maximum Timestep: Maximum Timestep: sternal DC supply voltages at 0V: aulating if steady state is detected: Owhen steady state is detected: Step the load current source: Step Time: Step the load current source: Step Time:

Рисунок 4.9 – Указание настроек моделирования

Схема исследуемой цепи, собранной в схемном редакторе *LTspice*, приведена на рисунке 4.10.



.tran 100m uic

Рисунок 4.10 – Собранная схема для наблюдения случая  $f \ll f_0$ 

Кривая тока в цепи для случая  $f \ll f_0$ , построенная в ходе моделирования как диаграмма тока в резисторе R1 (рисунок 4.11), представлена на рисунке 4.12.



.tran 100m uic

Рисунок 4.11 – Отображение диаграммы тока в резисторе



Рисунок 4.12 – Диаграмма тока в резисторе при  $f << f_0$ 

Для исследования случая  $f >> f_0$ значение частоты источника следует задать равным f = 5000 Гц.

Время окончания моделирования следует задать равным 20 мс.

Схема цепи, собранной в схемном редакторе *LTspice* для исследования случая  $f >> f_0$ , приведена на рисунке 4.13.





Рисунок 4.13 – Собранная схема для наблюдения случая  $f >> f_0$ 

Кривая тока в цепи, построенная в ходе моделирования, представлена на рисунке 4.14.



Рисунок 4.14 – Диаграмма тока в резисторе при  $f >> f_0$ 

Если *RLC*-контур высокодобротный ( $R << R_{\rm kp}$ ) и значение частоты источника близко к частоте собственных колебаний ( $f \approx f_0$ ), то начальная часть переходного процесса представляет собой биения – модулированные колебания с частотой, близкой к частоте источника, амплитуда которых изменяется по синусоидальному закону.

Для исследования такого режима необходимо задать значение сопротивления контура R = 0,1 Ом  $\ll R_{\kappa p}$ . Для этого необходимо указать значение

сопротивления резистора R1 (0.1). Значение частоты источника следует задать равным f = 490 Гц  $\approx f_0$ . Для этого необходимо определить значение частоты источника синусоидального напряжения V1 (490).

Время окончания моделирования следует задать равным 600 мс.

Схема цепи, собранной в схемном редакторе *LTspice* для исследования случая биений, приведена на рисунке 4.15.



.tran 600m uic

Рисунок 4.15 – Собранная схема для наблюдения случая  $f \approx f_0$ 

При этом на кривой тока, построенной в результате моделирования, наблюдается характерная картина биений (рисунок 4.16).





Если *RLC*-контур высокодобротный и значение частоты источника равно частоте собственных колебаний ( $f = f_0$ ), то в течение переходного процесса амплитуда колебаний монотонно возрастает по экспоненциальному закону. Для наблюдения такого режима следует значение частоты источника задать равным f = 503,3 Гц =  $f_0$ . Для этого необходимо определить значение частоты источника синусоидального напряжения *V1* (503.3).

Схема цепи, собранной в схемном редакторе *LTspice* для исследования случая монотонного возрастания амплитуды колебаний, приведена на рисунке 4.17.





Но при этом на кривой тока, построенной в ходе моделирования, наблюдаются заметные биения (рисунок 4.18). Причиной этого является недостаточная точность вычислений при моделировании переходного процесса, обуславливаемая параметром симулятора *Reltol*.



Рисунок 4.18 – Диаграмма тока в резисторе при  $f = f_0$  и недостаточной точности

Для достижения удовлетворительной точности моделирования следует задать значение параметра симулятора *Reltol*, равное 0,00001. Для этого следует щелкнуть левой кнопкой мыши по кнопке на панели инструментов или выполнить команду *Control Panel* меню *Simulate* панели команд и на вкладке *SPICE* ввести в поле *Reltol* значение 0,00001 (рисунок 4.19).

H Operation	Had	ks!	Internet
H Netlist Op	tions	Wavef	orms
🗟 Compression 🥖	Save Defaults	T SPICE	rafting Options
Default Integration	Method al	Gmin:	1e-012
() modified t	гар	Abstol:	1e-012
🔘 Gear		Reltol:	0.00001
Default DC solve s	strategy	Chgtol:	1e-014
Noopiter		Trtol[*]:	1
Skip Gmir	Stepping	Volttol:	1e-006
Engine		Sstol:	0.001
Solver[*]:	Normal -	MinDeltaGmin:	0.0001
Matrix Compiler:	object code 🔻	Accept 3K4 as No By	3.4K[*] 🔽 /pass[*] 🔽
[*] Settings re	emembered betwe	en program invocatio	ns.
	Reset to Defau	It Values	

Рисунок 4.19 – Настройка точности моделирования симулятора SPICE

При последующем моделировании кривая тока соответствует истинному характеру переходного процесса (рисунок 4.20).



Рисунок 4.20 – Диаграмма тока в резисторе при  $f = f_0$  и повышенной точности

## 5 ИСПОЛЬЗОВАНИЕ *LTSPICE* ДЛЯ РАСЧЕТА ПЕРЕХОДНОГО ПРОЦЕССА В ЛИНЕЙНОЙ ЭЛЕКТРИЧЕСКОЙ ЦЕПИ ПРИ ПРОИЗВОЛЬНОМ ВХОДНОМ ВОЗДЕЙСТВИИ

## 5.1 Постановка задачи

Импульс напряжения  $u_1(t)$  длительностью  $t_0$  (рисунок 5.1) подается на вход пассивного четырехполюсника (рисунок 5.2).



Рисунок 5.1 – Форма импульса входного напряжения

Значения параметров пассивных резистивных и емкостных элементов исследуемой электрической цепи и импульса входного напряжения приведены в таблице 5.1.

## Таблица 5.1 – Значения параметров элементов исследуемой цепи

Параметры элементов цепи и импульса	<i>R</i> <sub>1</sub> , Ом	<i>R</i> <sub>2</sub> , Ом	<i>R</i> <sub>3</sub> , Ом	С, мкФ	<i>U</i> <sub>0</sub> , B	<i>t</i> <sub>0</sub> , мс
Значения	7	10	5	50	16	5



Рисунок 5.2 – Схема исследуемой линейной электрической цепи

Задача анализа переходного процесса в цепи заключается в определении кривой изменения во времени напряжения  $u_2(t)$  на выходе четырехполюсника с использованием программного пакета *LTspice*.

## 5.2 Решение задачи в *LTspice*

В рассматриваемой цепи нулевые независимые начальные условия, так как до момента начала переходного процесса конденсатор разряжен  $(u_{\rm C}(0-)=0)$ , а ток в катушке индуктивности отсуствует  $(i_{\rm L}(0-)=0)$ . Для анализа переходного процесса в пакете *LTspice* необходимо моделировать работу послекоммутационной схемы, в которой импульс входного напряжения создается идеальным источником ЭДС  $e(t) = u_1(t)$  (рисунок 5.3).



Рисунок 5.3 – Схема цепи после коммутации

Для этого после запуска программного пакета *LTspice* и создания нового документа в открывшемся окне схемного редактора необходимо собрать схему исследуемой электрической цепи (рисунок 5.3).

Сначала необходимо разместить на рабочем поле элементы электрической цепи (рисунок 5.4).



Рисунок 5.4 – Размещение элементов схемы в окне редактора

Обязательно присутствие на схеме компонента Земля, потенциал которого при расчете цепи принимается равным нулю. Затем необходимо соединить элементы цепи между собой в соответствии со схемой электрической цепи (рисунок 5.5).



Рисунок 5.5 – Соединение элементов в соответствии со схемой исследуемой цепи

После того, как элементы размещены и соединены между собой, требуется указать их номиналы (рисунок 5.9). Для резисторов требуется указать только значения их сопротивлений (7, 10, 5 соответственно для  $R_1-R_3$ ). Для конденсатора необходимо указать значения емкости (50*u*) и нулевого начального напряжения (IC = 0) (рисунок 5.6).

Capacitor - C1		X
Manufacturer: Part Number: Type:		OK Cancel
Select Capacitor		·
Capacitor Properties	Capacitance[F]:	50u IC=0
RMS C	Current Rating[A]:	
Equiv. Serie	s Resistance[Ω]:	
Equiv. Serie	s Inductance[H]:	
Equiv. Paralle	el Resistance[Ω]:	
Equiv. Paralle	I Capacitance[F]:	

Рисунок 5.6 – Указание параметров конденсатора

Для источника ЭДС необходимо задать форму входного импульса напряжения в виде кусочно-линейной функции (таблица 5.2).

Таблица 5.2 – Кусочно-линейная функция входного импульса

Время <i>t</i> , мс	0	2,5	2,5001	5	5,0001
Напряжение $u_1(t)$ , В	0	16	32	32	0

Для этого необходимо в окне задания параметров ЭДС нажать кнопку *Advanced*, а в появившемся окне расширенных настроек задать вид источника ЭДС (кусочно-линейный (*PWL*)) и нажать кнопку *Additional PWL Points* (рисунок 5.7).



Рисунок 5.7 – Окно расширенных настроек параметров источника ЭДС

Затем необходимо в открывшемся окне заполнить ячейки таблицы в соответствии с таблицей 5.2 (рисунок 5.8). После задания координат узловых точек следует нажать кнопку *ОК*. При этом введенные данные отображаются на схеме (рисунок 5.9).

Time[s]	Value[V]
)	0
2.5m	16
2.5001m	32
ōm	32
5.0001m	0
Right click or	n a time or valu
Insert Point	Cancel
	OK

Рисунок 5.8 – Окно ввода значений кусочно-линейной функции



Рисунок 5.9 – Собранная схема цепи с определенными параметрами элементов

После окончания сборки схемы необходимо задать настройки моделирования переходных процессов (*Transient*), нажав кнопку на панели инструментов (рисунок 5.10):

- время остановки моделирования - 10 мс;

– пропустить предварительный расчет схемы по постоянному току – *Skip Initial operating point solution*.

Пропуск предварительного расчета схемы по постоянному току объясняется тем, что начальные условия (в рассматриваемом случае нулевое начальное напряжение на конденсаторе) заданы при составлении схемы цепи (IC = 0).

nsient	AC Analysis	DC sweep	Noise	DC	DC Transfer DC op pnt		
	Perf	orm a non-lin	iear, time	doma	ain simulal	tion.	
			Stop T	ime:	10m		
	81	ime to Start	Saving D	ata:			
		Maxim	um Times	tep:	1		
	Start external D	C supply vol	ltages at	0V: [			
SI	top simulating i	f steady state	e is detec	ted: [			
Don't r	eset T=0 wher	n steady state	e is detec	ted: [			
	Ste	p the load cu	irrent sou	rce: [			
	Skip Initi	al operating p	oint solu	tion:	1		
ix: .tra	n <tstop> [<oj< td=""><td>otion&gt; (<optic< td=""><td>on&gt;]]</td><td></td><td></td><td></td></optic<></td></oj<></tstop>	otion> ( <optic< td=""><td>on&gt;]]</td><td></td><td></td><td></td></optic<>	on>]]				
10m u	ic						

Рисунок 5.10 - Настройки моделирования

Время остановки моделирования выбрано большим, чем длительность входного импульса, для того, чтобы отобразить различные фазы переходного процесса. Необходимо отметить, что при изменении длительности импульса входного напряжения может потребоваться коррекция времени моделирования для более наглядного отображения протекания переходного процесса в электрической цепи. Заданные настройки моделирования отобразятся в виде *SPICE*директивы в окне схемного редактора рядом с собранной схемой (рисунок 5.11).

## .tran 10m uic

Рисунок 5.11 - SPICE-директива настроек моделирования

После этого собранная и настроенная схема готова к выполнению моделирования.

После окончания моделирования следует отобразить реакцию цепи на входной импульс – диаграмму напряжения на выходе четырехполюсника (рисунок 5.12), равного потенциалу узла *N003* (рисунок 5.13).







Рисунок 5.13 – Диаграмма напряжения на выходе четырехполюсника

Для сравнения реакции цепи и входного воздействия необходимо добавить диаграмму входного напряжения (рисунок 5.14), равного потенциалу узла *N001* (рисунок 5.15).



Рисунок 5.14 – Отображение диаграммы входного напряжения



Рисунок 5.15 – Диаграммы выходного и входного напряжений четырехполюсника

Аналитическое решение такой задачи потребовало бы громоздких математических преобразований и использования интеграла Дюамеля. Интеграл Дюамеля – это интеграл специального вида, применяющийся для расчёта отклика линейных систем на произвольно меняющееся во времени входное воздействие. При этом расчёт переходного процесса основан на принципе суперпозиции, гласящем, что отклик линейной пассивной системы (например, линейной электрической цепи) на сумму нескольких сигналов равен сумме откликов от каждого из слагаемых сигналов, сдвинутых во времени.

## ПРИЛОЖЕНИЕ А (обязательное)

## Список клавиатурных сочетаний схемного редактора LTspice

	II	
Кла-	Лействие	Кла-
виши	денетвие	виши
F2	Отобразить на экране всю	Space
	схему	
F3	Разместить «землю»	G
F4	Разместить резистор	R
F5	Разместить конденсатор	С
<i>F6</i>	Разместить катушку индук-	L
	тивности	
F7	Разместить диод	D
F8	Включить/выключить сетку	Ctrl-G
	-	
F9	Повернуть	Ctrl-R
Shift-F9	Отразить	Ctrl-E
	-	
Т	Остановить моделирование	Ctrl-H
S	Копировать	Ctrl-C
Ctrl-Z	Удалить	Ctrl-X
		Del
Ctrl-B	Вставить	Ctrl-V
	Кла- виши F2 F3 F4 F5 F6 F7 F8 F7 F8 F9 Shift-F9 T S Shift-F9 T S Ctrl-Z Ctrl-B	Кла- виши         Действие           F2         Отобразить на экране всю схему           F3         Разместить каземлю»           F4         Разместить резистор           F5         Разместить конденсатор           F6         Разместить катушку индук- тивности           F7         Разместить конденсатор           F6         Разместить катушку индук- тивности           F7         Разместить диод           F8         Включить/выключить сетку           F9         Повернуть           Shift-F9         Отразить           T         Остановить моделирование           S         Копировать           Ctrl-Z         Удалить           Ctrl-B         Вставить

#### СПИСОК ИСПОЛЬЗОВАННОЙ ЛИТЕРАТУРЫ

1 Теоретические основы электротехники. Т. 2 / К. С. Демирчян [и др.]. – 4-е изд. – СПб. : Питер, 2004. – 576 с.

2 Электротехника и ТОЭ в примерах и задачах : практ. пособие / В. А. Прянишников [и др.]. – СПб. : КОРОНА-Век, 2007. – 336 с.

3 **Mitcheson, P. D.** Semiconductor Modelling in SPICE / P. D. Mitcheson [Электронный pecypc] / Imperial College. – London. – Режим доступа: <u>http://www3.imperial.ac.uk/pls/</u>portallive/docs/1/7292571.PDF. – Дата доступа: 01.06.2012.

4 Simulation Fundamentals: Simulation in NI Multisim National Instruments [Электронный ресурс]. – 2007. – Режим доступа: <u>http://zone.ni.com/devzone/cda/tut/p/id/5808</u>. – Дата доступа: 01.06.2012.

5 Володин, В. Я. LTspice: компьютерное моделирование электронных схем / В. Я. Володин. – ВНУ, 2010. – 400 с.

6 Володин, В. Я. Современные сварочные аппараты своими руками / В. Я. Володин. – СПб. : Наука и техника, 2008. – 308 с.

7 Сохор, Ю. Н. Моделирование устройств в пакете LTspice/SwCAD : учеб.метод. пособие / Ю. Н. Сохор. – Псков : ППИ, 2008. – 165 с.

8 Попов, В. П. Основы теории цепей : учеб. для вузов / В. П. Попов. – М. : Высш. шк., 1985. – 496 с.

9 Влах, И. Машинные методы анализа и проектирования электронных схем : пер. с англ. / И. Влах, К. Сингхал. – М. : Радио и связь, 1988. – 560 с.

10 Ques Technical Papers / J. Stefan [et al.] [Электронный ресурс]. – 2007. – Режим доступа : http://ques.sourceforge.net/docs/technical.pdf. – Дата доступа: 01.06.2012.

11 Gear, C. W. Numerical Integration of Stiff Ordinary Equations / C. W. Gear; Department of Computer Science, University of Illinois. – Urbana, 1967. – 20 c.

12 **Tuma, T.** Circuit Simulation with SPICE OPUS: Theory and Practice / T. Tuma, Ã. Burmen. – Springer, 2009. – 399 c.

13 **Чуа**, Л. О. Машинный анализ электронных схем. Алгоритмы и вычислительные методы : пер. с англ. / Л. О. Чуа, Пен-Мин Лин. – М. : Энергия, 1980. – 640 с.

14 **Нереттер, В.** Расчет электрических цепей на персональной ЭВМ / В. Нереттер. – М. : Энергоиздат, 1991. – 224 с.

15 Calahan, D. Computer-Aided Network Design / D. Calahan. – New York : McGraw-Hill, 1972. – 350 c.

16 **Herbst, S.** Companion Models for Basic Non-Linear and Transient Devices / S. Herbst, A. Levitt [Электронный ресурс] / Hypertriton, Inc. – 2008. – Режим доступа: http://dev.hypertriton.com/edacious/trunk/doc/lec.pdf. – Дата доступа: 01.06.2012.

17 Chen, W.K. The circuits and filters handbook / W. K. Chen. – New York: CRC Press, 2003. – 2961 c.

18 Дикусар, В. В. Некоторые численные методы решения линейных алгебраических уравнений / В. В. Дикусар // Соросовский образовательный журнал. – 1998. – № 9. – С. 111–120.

## ОГЛАВЛЕНИЕ

Введение	3
1 Основные сведения о работе с <i>LTspice</i>	6
1.1 Установка и запуск программы	6
1.2 Основы работы со схемным редактором	7
1.3 Моделирование работы электрической цепи	24
1.4 Анализ результатов моделирования	50
2 Использование LTspice для расчета переходного процесса в линейной электрической	
цепи первого порядка при постоянном входном воздействии	57
2.1 Постановка задачи	57
2.2 Решение задачи в LTspice	57
3 Использование LTspice для расчета переходного процесса в линейной электрической	
цепи второго порядка при постоянном входном воздействии	63
3.1 Постановка задачи и расчет независимых начальных условий	63
3.2 Решение задачи в LTspice	65
4 Использование <i>LTspice</i> для расчета переходного процесса в линейной электрической	
цепи второго порядка при синусоидальном входном воздействии	73
4.1 Постановка задачи	73
4.2 Решение задачи в LTspice	73
5 Использование <i>LTspice</i> для расчета переходного процесса в линейной электрической	
цепи при произвольном входном воздействии	84
5.1 Постановка задачи	84
5.2 Решение задачи в LTspice	85
Приложение А Список клавиатурных сочетаний схемного редактора LTspice	92
Список использованной литературы	93

Учебное издание

ВОРОНИН Алексей Викторович

## КОМПЬЮТЕРНОЕ МОДЕЛИРОВАНИЕ ПЕРЕХОДНЫХ ПРОЦЕССОВ В ЛИНЕЙНЫХ ЭЛЕКТРИЧЕСКИХ ЦЕПЯХ

Учебно-методическое пособие для студентов электротехнических специальностей

> Редактор А. А. Павлюченкова Технический редактор В. Н. Кучерова

Подписано в печать 20.05.2014 г. Формат 60×84 <sup>1</sup>/<sub>16.</sub> Бумага офсетная. Гарнитура Таймс. Печать на ризографе. Усл. печ. л. 5,58. Уч.-изд. л. 4,59. Тираж 300 экз. Зак. № . Изд. № 15.

Издатель и полиграфическое исполнение Белорусский государственный университет транспорта: ЛИ № 02330/0552508 от 09.07.2009 г. Свидетельство о государственной регистрации издателя, изготовителя, распространителя печатных изданий № 2/104 от 01.04.2014. 246653, г. Гомель, ул. Кирова, 34.